超高速SiGe BiCMOS光接收机前端电路低噪声设计方法研究

Large bandwidth guarantees high-speed transmission of optical receivers, while low noise fundamentally set tones of the receiver performance. In conventional implementation of optical receiver circuits, the pre-amplifier that determines the noise performance usually adopts shunt-feedback-based transimpedance amplifiers (TIA). As bandwidth requirements go into tens-of-GHz range, this structure suffers from its intrinsic Transimpedance Limit, leading to noise deterioration as bandwidth keeps going high. To solve this problem, this project explores a new architecture comprising a low-bandwidth TIA followed by a bandwidth equalizer. By separating noise and bandwidth targets, solving noise first and bandwidth later, Transimpedance Limit can be effectively circumvented while eventually satisfying both noise and bandwidth requirements. Meanwhile, in transistor circuits level, multiple noise sources will be optimized together to help configure core design parameters and achieve further improved noise. Finally, to secure receiver performance under various conditions, three different feedback loops, namely AGC loop, equalization adaptation loop and DC offset cancellation loop will be introduced. The optical receiver will be realized in SiGe BiCMOS rather than expensive advanced CMOS for lower cost, and ultimately enabling low-noise design with overall optimum performance, cost and integration.

高带宽是光接收机高速传输的基本要求，而低噪声则是衡量光接收机性能的最核心指标。传统的光接收机前端电路中，决定系统噪声性能的前置放大器一般采用基于并联反馈结构的跨阻放大器。随着电路带宽要求进入数十GHz领域，这种经典结构日益受限于其内在的跨阻约束，噪声性能随带宽增加而迅速下降。为解决这一问题，本项目旨在探索以低带宽跨阻放大器加带宽均衡器的新型两级结构：通过将噪声和带宽目标分离，以先解决噪声后解决带宽的方式，打破一级结构中的跨阻约束限制，最终实现低噪声和高带宽目标。同时，在晶体管级电路层面，引入各个噪声源的多元优化，配置电路设计最优参数，进一步优化噪声。最后，为保证系统在各种条件下的最佳工作状态，引入增益自动控制环路、均衡器自适应环路和直流失调消除环路。系统将采用较深亚微米CMOS成本更低的SiGe BiCMOS来设计，最终实现一种高性能、低成本、高集成度的低噪声光接收机前端电路设计。

本项目受国家自然科学基金资助，开展了：(1) 25Gb/s SiGe BiCMOS低噪声光接收机芯片研究与设计（已流片测试）; (2) 10Gb/s 180nm CMOS低噪声光接收机芯片研究与设计（已流片测试）；(3) 56Gb/s PAM-4 45nm SOI CMOS低噪声高线性度光接收机芯片研究与设计（已流片测试）；(4) 2x10Gb/s 180nm CMOS低功耗堆叠光接收芯片研究与设计（已流片测试）；(5) 112Gb/s PAM-4 SiGe BiCMOS低噪声光接收机芯片研究与设计（已流片，测试进行中）；(6) 112Gb/s PAM-4 28nm CMOS低噪声高线性度光接收机芯片研究与设计（版图完成，尚未流片）；(7) 4x25Gb/s 28nm CMOS低功耗堆叠光接收机芯片研究与设计（版图完成，尚未流片）。. 本项目从低噪声设计这个核心科学问题设计入手，对目前各个主流速率格式的高速光接收机芯片，包括10Gb/s, 25Gb/s, 56Gb/s PAM-4, 112Gb/s PAM-4，给予了全面的研究。以低噪声作为核心研究对象，同时研究了高线性度、低功耗、高带宽的设计。项目涉及工艺包括180nm CMOS, 0.13μm SiGe BiCMOS, 45nm SOI CMOS, 28nm CMOS，对各个工艺下的低噪声设计提出了相应的设计方法。因此，本工作形成了一整套低噪声、低功耗、高带宽、高线性度设计方法学，覆盖不同速率和工艺。测试和仿真结果表明，本工作实现了卓有成效的低噪声设计，主要性能指标优异。同时，项目着眼于产业应用，芯片的主要指标和产业需求挂钩。综上，项目的研究成果同时具有很高的科学价值和产业应用价值。