三维片上网络（3D NoC）关键技术研究

随着半导体工艺技术步入纳米阶段及片上集成度的不断提高，片上网络（Network-on-Chip，NoC）已被业界证明是解决片上多处理器系统通信问题最具潜力的方案之一；另一方面，相对于传统的平面IC，三维集成电路（Three Dimensional Integrated Circuits，3D IC）可以有效解决互连延时所带来的设计问题，从而获得更高的片上集成度和芯片性能。三维片上网络（3D NoC）结合了上述两者的优势，用三维立体架构实现资源间的互连，以构建高带宽、低延时、低功耗的多处理器片上网络系统，是一个崭新的研究方向。本项目基于申请单位及合作方（KTH）在NoC领域的研究基础，拟从系统层入手研究3D NoC设计关键技术，包括其体系结构及系统建模，三维路由器结构设计，三维片上通信机制，其存储子系统架构以及基于热的设计优化等，并建立一款3D NoC系统仿真平台。