高效能自适应处理器体系结构关键技术研究

本项目从指令系统、数据通路和片上缓存三个方面，研究能够动态匹配负载行为特征的自适应处理器体系结构设计方法，具体包括：（1）组件式的定制指令构造方法。组件即原子数据通路单元，定制指令由若干组件构成，并能在不同指令间共享，从而提高资源利用率。（2）数据通路的动态缩放方法。定制指令的数据通路有多种实现方式，包含不同数量和种类的组件。数据通路根据负载需求，动态增减组件资源，支持不同的性能/功耗级别。（3）计算/存储功能可重构的一级缓存设计方法。利用LUT存储部件可用于计算这一特性，动态调节一级缓存的存储空间和计算能力，匹配不同负载对访存和计算的需求。（4）共享/私有模式可重构的二级缓存设计方法。针对不同负载对缓存需求的差异，动态分配私有和共享空间，同时达到私有缓存的低延迟和共享缓存的低缺失率。上述研究内容不损失通用处理器的可编程性，对于不同类型的基准程序，能够显著提高处理器的性能和能量效率。

处理器芯片是计算机系统的核心器件，处理器设计必须面向并满足应用的需求。通用处理器是用一套指令集和一套硬件体系结构处理所有的应用，可以看作是应用处理的“最大公因子”，然而针对某一个特定应用，这种纯软件的解决方案在效能方面就显得不足。本项目围绕着通用处理器，研究在不损失可编程性的前提下，提高效能（即高性能和高能量效率）的技术和方法。造成通用处理器效能低的主要原因在于应用行为的多样性和处理器硬件结构的固定性之间的矛盾。通用处理器的硬件结构（如指令集、互连、存储等）是固定不变的，这就意味着所有的应用软件都用相同的硬件来执行，显然无法与各种应用的行为特征相匹配，达到定制硬件的效能。本项目以主流通用处理器为基本研究对象，从指令系统、数据通路、存储结构三个方面研究自适应处理器体系结构设计的关键技术，达到高效能的目标。本项目在如下几个方面取得了一些研究成果：（一）组件式定制指令和缩放式数据通路的在线构造方法，我们称为FISC架构。我们将采用层次化的定制指令构造方法。每个定制指令由多个组件构成，所谓组件是指程序中的基本数据通路单元。通过分析程序热点，提取出全部组件的集合，不同的定制指令可以由不同的组件组合构成，而且指令之间的组件是可复用和共享的。组件式定制指令的另一个重要特性是支持缩放式的数据通路重构，即每一个定制指令有多种实现版本，包含不同数量或种类的组件。组件式的定制指令和缩放式的数据通路构造方法能够根据程序运行时的行为变化和性能需求，动态增加或者减少数据通路资源，到达最佳的效能和硬件利用率。（二）片上高速缓存的动态自组织方法。处理器芯片中80%以上的晶体管资源都被用作高速缓存。高速缓存是影响芯片性能和功耗的重要因素。由于应用负载的行为特征差异很大，因此对Cache的需求也存在很大的差异。我们提出具有动态自组织能力的高速缓存体系结构设计方法，使得高速缓存在使用模式（计算和存储）和共享模式（私有和共享）方面可以根据应用需求重配置，达到私有Cache的低延迟和共享Cache的低缺失率。（三）新型工艺条件下的可重构体系结构设计。在采用三维集成电路、大规模片上互连网络以及新型内存器件方面，为了适应性能、功耗和可靠性的需求进行结构上的重构。通过本项目的研究积累了自适应体系结构的一系列关键技术，形成后摩尔时代的芯片设计提供了一些可供参考的方法。