避免过度测试的时延测试生成方法

时延测试的目标是检测时延缺陷、确保设计满足期望的性能规范。随着集成电路工艺特征尺寸向超深亚微米、纳米级的持续推进，芯片内部速度不断增加，与性能相关的缺陷日趋严重，高速电路的时延测试非常重要，同时，由于时延测试的过度测试问题产生的成品率损失也日益受到关注。本项目分别从功能状态和功能环境两个角度分析时延测试的两类过度测试问题，探讨解决过度测试的时延测试生成方法。从功能状态出发，主要针对跳变时延故障，研究和提出避免非功能状态的时延测试生成方法及其算法，以确保产生的测试不会检测在功能操作下冗余的时延故障，从而避免第一类过度测试问题。从功能环境出发，主要针对通路时延故障，研究由电源噪声引起的供电衰减故障模型（PSDF），考虑电压降（IR-drop）对时延的影响，分析PSDF与通路时延故障的关系，提出PSDF的通路时延测试生成方法以及低功耗的时延测试生成算法，从而避免第二类过度测试问题。