差错容忍计算器件基础理论与方法

Many conventional and emerging applications can be included into the area of approximate computing, which does not require exact computational results. By exploiting this phenomenon such that computational errors within a certain threshold are allowed, error-tolerant computing extends the capability of fault and error tolerance for computing systems. The research for error tolerant computing covers key problems from application level, algorithm level, architectural level, to circuit level. Considering both the development of integrated circuits (IC) and computing technologies, and the requirements of applications, this project will study the fundamental theories and methodologies of devices for error-tolerant computing, in all aspects of IC design, architectures, algorithms, design verification, and IC testing. Our contributions will include the following: a) design for reliability considering error tolerance, b) approximate computing oriented energy efficient architecture and circuit design, c) high-level management and optimization for error-tolerance, d) design verification of approximate circuits, and e) IC testing considering error tolerance. Clearly, with the precondition that the application’s quality is satisfied, there can be trade-offs between the computing accuracy and all kinds of characteristics of circuits and computers, such as power, performance, throughput, area, storage density, reliability, yield, etc. Consequently, the research outputs out of this project would generate new computing methodologies that combine applications and systems, software and hardware, high-level and low-level design techniques, thus providing innovative methodologies and key techniques for error-tolerant computing.

许多传统和新兴应用可归入近似计算领域、不需要精确的计算结果。差错容忍计算通过允许计算结果出现应用可接受的差错，扩展了系统对故障、差错的容忍能力，将涉及涵盖应用层、算法层、体系结构层、电路层的关键科学技术问题。本项目针对差错容忍计算器件，结合集成电路及计算技术的发展和应用需求，拟从电路设计、体系结构、算法、设计验证和测试五方面开展理论与方法研究，包括：(1)考虑差错容忍的电路可靠性设计；(2)面向近似计算的高能效体系结构和电路设计；(3)高层的差错容忍管理和优化；(4)考虑差错容忍的功能验证；(5)考虑差错容忍的集成电路测试。预期成果将在满足应用质量要求前提下、通过合理降低计算的精确性，换取器件乃至系统在功耗、性能、吞吐率、面积、存储密度、可靠性、成品率等方面的益处，形成应用与系统、软件与硬件、高层与低层相结合的计算方法学，为集成电路及相关应用领域开展差错容忍计算提供创新方法和关键技术。

集成电路技术发展面临功耗问题等严峻挑战，差错容忍计算成为在应用质量约束下实现低功耗/高能效设计的重要技术途径。本项目围绕差错容忍计算器件开展研究，建立了差错容忍计算的可靠性分析、近似计算单元的重要性分析理论，发表论文150余篇，其中一些重要创新成果包括：1）在高能效体系结构和电路设计方面，提出了性能/精度可控的神经网络加速器自动生成方法DeepBurning、针对片外存储器存取的精度缩放方法等，支持可重构和可配置的卷积神经网络硬件加速器设计，为精度可控的高能效体系结构和电路设计提供了有效解决方案。2）在高层的差错容忍管理和优化方面，提出了结合了近似模式调整和回卷恢复的近似运算框架ApproxQA、满足实时性与计算精度的近似计算调度方法等，在确保应用服务质量的前提下，有效节约了能耗。3）在电路可靠设计方面，提出了基于差错恢复能力的神经网络近似计算芯片频率动态调整方法、众核处理器可靠设计和性能优化方法CoreRank等，为近似计算电路和众核处理器的健康监测和选择性容错提供了有效解决方案，在保障可靠性的前提下优化了应用程序的性能和功耗。4）在功能验证方面，提出了基于近似模型的形式化引导功能激励生成方法、深度神经网络IP的功能测试用例生成方法等，能够以较少的测试用例达到穷尽测试的效果。5）在集成电路测试方面，提出了针对基于阻变式存储器的深度学习加速器的故障检测和性能恢复方法 RRAMedy等，相对传统测试方法取得了更好的硬件故障检测率，并提升了故障检测实时性。项目还研制了支持近似计算的神经网络加速芯片自动生成平台、高速认知存储系统等，进行创新技术验证与应用。项目提出的创新方法，在满足智能计算分类精度的前提下，获得芯片乃至计算机在能耗、性能、吞吐率、面积、存储密度、可靠性、成品率等方面的优化，能够显著提高计算能效、降低设计成本，为应对新一轮智能物联网（AIoT）对低功耗智能处理器的大量定制需求提供了系列关键技术，具有重要的科学意义和应用前景。