热驱动混合模式三维集成电路芯片布局方法

通过芯片层在垂直方向上的堆叠，三维集成电路芯片技术有效地解决了互连线延时增大和异种器件集成等问题，在更小的尺寸上获得更高的芯片性能和更低的系统功耗，成为延续摩尔定律的未来技术之一，受到工业界和学术界的关注。在缩短互连线长度的同时，集成度和功耗密度的增加，将会带来局部热点集中效应，影响芯片的正常工作。为了保证芯片的可靠性，获得期望的高性能和低功耗，必须解决三维热优化设计难题。本课题以三维芯片技术特性为基础，研究能够均匀分布热源，显著改善局部热点聚集的高性能三维芯片设计方法。从线长估计与建模入手，以高层次调度的时序规划为依据，研究三维互连线分布的特点和规律，为模块/单元的三维安置以及性能优化提供理论指导。在此基础上，深入研究热分布、热通孔规划和拥挤度等多目标驱动的布图规划方法，实现多目标综合优化。课题将为工业界三维芯片技术的到来提供优化理论和热优化及设计方法，具有重要的学术价值和应用前景。

在本课题中，我们分别对面向热分布的三维芯片供电网络规划、三维集成电路的非线性规划布局、大规模集成电路的解析式布局、可布性优化的布局和性能驱动的布局等关键技术开展了研究。.提出了一种三维芯片的供电网络设计优化算法，解决了三维芯片电源地线通孔与供电网络资源的分配问题。在考虑热效应对P/G网络分析精度影响的基础上，通过芯片层间插入P/G通孔的方式，实现三维芯片供电网络资源的优化。与传统的三维芯片P/G通孔规划算法相比，该算法能够有效地扩大通孔分配区域，节省20.7%的P/G资源，并将片上最大电压降降低51.8%。.结合三维芯片的结构特点，提出了一种线长驱动的三维集成电路非线性规划布局算法，其中包括四项新技术：层次式的二元结群算法；线长驱动的合法化算法；使用最小代价流的层分配方法以及非线性规划布局算法加速策略。实验表明所提出的三维集成电路非线性规划布局技术可以有效地解决大规模三维集成电路的布局问题。.研究了力指向二次布局的模块密度平滑方法，提出了一种单元聚簇的方法，根据单元自身的属性和与其余单元相连接的关系，将单元模块分为三种集合：稳态集、半稳态集和非稳态集。分别对三类单元进行权重的修正，使单元更加平滑的趋向其目标位置。提出一种粗略的二划分技术，将单元目标区域进行递归划分和单元摊开，缩短单元移动所消耗的时间。.提出了一个完整的以优化详细布线可布性为目标的布局算法，包括详细布线设计规则冲突预测模型，详细布线驱动的总体布局算法和详细布局算法。对布局结果和详细布线结果中的重要特征进行提取，利用机器学习的方法得到布局与详细布线之间的关系模型。在布局过程中预测出详细布线时可能产生的设计规则冲突的数量，并进行有针对性的详细布线可布性优化。提出一种充分反映RSMT结构变形能力的布线灵活度计算模型和布线灵活度挖掘算法，有效地去挖掘RSMT结构的变形能力，提高线网的可布线性。.提出了从线网节点分布角度定性评价一个线网时延的方法。理论分析和实验验证了影响线网时延特性的因素，分别是：驱动端和接收端间的距离、驱动端的位置以及接收端的分布情形。对布局过程中总体布局、合法化布局和详细布局三个阶段的时延优化技术进行研究。针对三个阶段的不同特点，提出了相应的时延优化策略和融合算法，构成了整个布局过程相对完整的时延优化方案。另外，面向DataPath电路的布局技术正在研究之中。