适应纳米尺度CMOS集成电路DFM的ULTRA模型完善和偏差模拟技术研究

纳米尺度CMOS集成电路可制造性设计（Desing for Manufacturability, DFM）依赖CMOS模型和反映工艺偏差特征和规律的技术，以及将二者有效连接的模拟方法。我们提出"适应纳米尺度CMOS集成电路DFM的ULTRA模型完善和偏差模拟技术研究"项目, 争取2到3年在纳米电路DFM用新一代CMOS模型功能完善和工艺偏差表征和模拟技术上有突破性进展：完善ULTRA模型对非均匀掺杂，高K栅结构,应力效应的模拟；建立统一QS/NQS，RF/HF模型；研究工艺，版图和器件设计导致的空间几何变化，掺杂偏差模拟方法和模型模拟，建立对应统计模型；设计DFM测试结构，提出偏差参数提取方法和算法；研究ULTRA核心CMOS功能自恰集成偏差模拟技术方法；在ULTRA框架上完成从纳米工艺到电路DFM的CMOS模型和工艺偏差模块的快速验证，形成ULTRA模型框架的DFM模拟和计算平台。

“适应纳米尺度CMOS集成电路DFM的ULTRA模型完善和偏差模拟技术研究”项目的主要工作包括：针对纳米尺度CMOS集成电路可制造性设计（Design for Manufacturability, DFM）完善ULTRA模型，以适应其对非均匀掺杂、高K栅结构和应力效应的模拟；研究工艺、版图和器件设计导致的空间几何变化，掺杂偏差模拟方法和模型模拟，并建立对应的统计模型；设计DFM测试结构，提出偏差参数提取方法和算法；研究ULTRA核心CMOS功能自洽集成偏差模拟技术方法；在ULTRA框架上完成从纳米工艺到电路DFM的CMOS模型和工艺偏差模块的快速验证，形成ULTRA模型框架的DFM模拟和计算平台。.在本项目的执行过程中，我们按照研究计划展开了一系列相应的工作。截止至2012年12月项目结束时，我们较为圆满地完成了所有的研究任务，在纳米CMOS器件模型、纳米电路偏差模拟、以及集成电路DFM设计等方面都取得了预期的研究成果。在学术上取得了显著成就，在国际权威期刊和会议上发表多篇高水平的研究论文，其中SCI收录论文14篇，EI收录论文21篇，受邀在国际会议上做特邀报告3次，申请专利3个，先后培养了博士毕业生1名，硕士毕业生2名，在读博士生2名，在读硕士生2名，同时项目组还与国际知名大学如香港科技大学、日本广岛大学和美国亚利桑那州立大学等开展了广泛的合作。本项目的研究工作为我国在该方面的学术发展奠定了一定基础，开创了CMOS器件模型和集成电路CAD模拟工具研究的新课题，并为国际商用纳米电路偏差模拟模型的开发研究工作提供了一定的理论指导和技术支持，进一步突出了本研究小组在纳米CMOS器件模型和纳米集成电路DFM模拟领域的国际地位，增强了我们在该专题上参与国际竞争的能力。