纳米尺度CMOS参数偏差及其在VLSI设计中的正向应用

Parameter variation is a phenomenon in the circuit that electrical parameter of transistor and physical dimension of interconnected mental line deviate from the standard value, and present statistical distribution. As the manufacture process scaling down to nanoscale, parameter variation affects significantly the reliability, yield and lifetime of integrated circuit, which has become major design and manufacturing challenges. In this context, we will study the multi- variable coupling mechanism, dynamic monitoring algorithm and challenge-response behavior of nanoscale CMOS parameter variation. And then, the adaptive correction VLSI design technology will be proposed and the positive application methods will be developed. This research includes three main contents. First, through studying the mechanism, the relationship between parameter variations are revealed, and the accurate mathematical model is built. Second, considering the chip's area, speed and power consumption, the bidirectional body biasing adaptive correction technique and the sensor network adaptive correction technique are used to improve effectiveness and accuracy. Third, the characteristics of parameter variation are studied for the positive application. For example, the static characteristics just like uniqueness, randomness and unclonableness are used to design integrated circuit identification. The dynamic characteristic just like time consistency is used to design chip odometer. This research will provide theoretical basis and guidance for VLSI design in the nanoscale CMOS.

参数偏差是指集成电路中晶体管或互连线的物理尺寸和电气参数偏离额定值，呈统计分布的现象。随着制造工艺进入纳米尺度，参数偏差对集成电路的可靠性、良率及使用寿命的影响越来越突出，已经成为当前集成电路的研究热点。鉴此，本项研究旨在通过对纳米尺度CMOS参数偏差多变量耦合机制、动态监测算法以及与输出数据的激励—响应关系等研究，提出自适应修正VLSI设计技术，发展参数偏差正向应用方法。主要研究内容包括：通过对参数偏差机理研究，揭示其内在联系，构建准确的数学模型；在兼顾芯片面积、速度和功耗等性能要求前提下，采用双向体偏置和传感网络等技术，提高VLSI自适应修正的有效性与准确性；探索参数偏差的提取方法，利用静态偏差的唯一性、随机性和不可克隆性设计硬件识别电路，利用动态偏差的时间一致性实现芯片里程表等。研究成果将为纳米尺度CMOS集成电路设计提供科学的理论依据和方法指导。

本项研究旨在通过对纳米尺度CMOS参数偏差多变量耦合机制、动态监测算法及与输出数据的激励—响应关系等的研究，提出自适应修正VLSI设计技术，发展参数偏差的正向应用方法。主要研究内容包括：通过对参数偏差机理的研究，揭示其内在联系，构建准确的数学模型；在兼顾芯片面积、速度和功耗等要求前提下，采用双向体偏置和传感网络等技术，提高VLSI自适应修正的有效性与准确性；探索参数偏差的提取方法，利用静态偏差的唯一性、随机性和不可克隆性设计硬件识别电路，利用动态偏差的时间一致性实现芯片里程表等。项目研究期间发表学术论文17篇，其中期刊论文12篇，国际学术会议论文3篇，国内学术会议论文2篇，SCI收录1篇，EI收录6篇；申请专利9项，其中已授权5项（含美国专利1项）；授权集成电路布图登记3项。项目研究期间，2名中级职称晋升为高级职称；培养博士研究生1名，硕士研究生6名。相关技术在集成电路设计中得到应用，部分成果获得宁波市科技进步奖二等奖1项、宁波市自然科学论文二等奖1项、“华为杯”第十二届中国研究生电子设计竞赛一、三等奖各1项等。研究成果将为纳米尺度CMOS集成电路设计提供科学的理论依据和方法指导。