纳米级超低功耗CMOS集成电路与SoC技术研究

Aiming at the key techniques for nano-scale uW-SoC in future, this project will provide systematic solution about how to design and develop this kind of platform.In fact, the critical issue of uW-SoC is to make its power consumption ultra low, while keeping reasonable performance. Facing this challenge, novel system-level methodology as well as circuit techniques are necessary.Hence, first we will study the architecture of uW-SoC and minimize power consumption by optimizing system tasks. Second, we intend to develop methods for designing RF and analog circuits with supply voltage below device threshold. Third, we can present the novel digital circuits, such as asynchronous circuit, to reduce the power of micro-controller and signal processing modules in uW-SoC.Finally, a test chip for WBAN will be implemented with 45nm CMOS technology to verify above techniques employed by uW-SoC.

本课题主要针对未来纳米工艺条件下微瓦级片上系统芯片的若干关键技术瓶颈问题开展研究，致力于提出一套完整的微瓦级SoC设计方法学及其关键技术的系统解决途径。课题研究的关键技术包括微瓦级SoC体系结构、系统功耗优化方法，超低电压射频与模拟电路，超低功耗异步与绝热逻辑数字电路。最终课题将纳米级工艺节点上设计实现一款面向人体局域网应用的SoC芯片，对上述关键技术进行全面的测试验证。

随着工艺尺度的持续演进和健康监护、物联网等各类新型应用场景的不断涌现，发展超低功耗集成电路和SoC技术称为学术界和工业界的广泛共识。本项目围绕纳米工艺条件下微瓦级片上系统的若干技术瓶颈问题展开研究，提出了系统解决途径，形成了一套完整的微瓦级SoC设计方法。在低功耗、低电压的模拟、射频、数字电路，自供能技术，μW-SoC体系结构和芯片实现技术等方面取得了丰硕成果。提出了超低功耗SAR ADC的一系列电路技术，实现了一种参数可配置、功耗可变（6-10位0.5V-0.9V）的SAR ADC，为生物医电芯片的高效设计提供重要支撑。设计了双环反馈C类CMOS压控振荡器，实现了4.55 GHz到5.16 GHz的频率调谐范围，2.78mW的功耗和-192.8dB 的FOM值，解决了前端集成WBAN低功耗载波的科学问题。设计了三值绝热JKL触发器、三值低功耗多米诺JKL触发器、三值绝热多米诺T运算电路、三值绝热多米诺可逆计数器和三值绝热乘法器等新型绝热电路，为超低功耗逻辑电路的设计探索了新途径。提出了超低电压SRAM存储器的新电路、新结构，实现了0.39V供电电压下的稳定工作。提出了多种超低功耗的生物信号处理与压缩算法，通过降采样小波滤波和基于NLSPIHT（无链表多级树集合分裂）的1.5维数据压缩，大幅度提升信号处理与传输过程的能量效率。最后，基于高能效的体系结构实现了各项关键技术的系统集成，面向心电、脑电健康监护完成了μW-SoC芯片的流片测试。本项目执行了预期的各项研究计划，产出了大量高水平的学术论文和发明专利，所突破的各项关键技术对超低功耗集成电路与SoC芯片发展将发挥重要的推动作用。