甚低功耗片上网络（NOC）系统模型及异步互连技术

主要研究基于甚低功耗片上网络（Network On Chip）体系结构模型及异步互连技术。基于全局异步局部同步（GALS）技术，研究NOC的多处理器阵列全局异步总线接口信号组成、数据包格式及实现片内多处理器的互连开关网络，探讨NOC多处理器及处理器阵列的数据传送最佳方式和GALS总线电路自动化设计的可行性。仿真2D网格、环面、旁路环面和聚合环面网络结构，以分析在不同设计资源约束下的平均网络结构潜能，在相同物理约束下建立多层次不同NOC拓扑结构性能及功耗模型。采用形式化方法验证异步总线协议的正确性，折衷考虑总线单元的面积、速度和功耗，研究NOC异步互连网络的实现电路、验证方法和测试方法，实现NOC甚低功耗全局互连。本项目作为国内外NOC设计研究领域的前沿课题，将有力推进NOC的实际应用设计开发，对于促进探索NOC设计方法学和低功耗体系结构具有着非常重要的意义。