脑网络启发的大规模神经形态系统片上互连结构综合

The network-on-chips with regular lattice structures have disadvantages of average long path length while application specific network-on-chips includes too small number of routing nodes. The both type of network-on-chips cannot meet the requirements of large-scale neuromorphic computing systems. Brain network is a complex network and have the topological properties of complex systems, e.g., modularity and scale-free network, etc., which support efficient network communications. This project proposes synthesis method to customize large scale reliable interconnection fabric with the modularity and scale-free properties of three-dimension complex brain network, for large scale neuromorphic computing systems. Firstly, we propose modular design and three-dimension placement method for spiking neural network with millions of neurons. Secondly, we propose design methodology for irregular topology with thousands of network nodes to build interconnection fabric with similar scale-free property of complex brain network. Finally, we propose a synthesizing method for interconnection fabric topology-fault-tolerance based on path diversity to build fault-tolerance on a three-dimension network-on-chips. The project is expected to provide design methodology for quickly customizing of energy-efficient, low-latency, and reliable interconnect fabric for large-scale neuromorphic computing systems and accordingly promote the design progress of the neuromorphic chips.

具有规整连接的片上网络互连结构存在节点间平均路径长度过大的缺点，而现有定制化片上网络互连结构的规模较小，都无法满足神经形态系统大规模片上互连的需求。脑网络具有复杂网络的模块化、无标度、层次化等特征，网络节点间具有很小的平均路径长度，能够提供高效的网络通信。本项目围绕神经形态系统互连结构的定制化设计开展研究，建立具有一定程度复杂脑网络模块化、无标度特性的大规模可靠互连结构的综合方法：提出针对百万神经元的大规模脉冲神经网络的划分和三维布局方法，实现局部互连高密度的模块化设计；提出包含数千路由节点的不规则片上网络拓扑结构设计方法，实现在一定程度上符合复杂脑网络无标度特征的互连拓扑结构设计；提出基于路径多样性的互连结构容错设计方法，实现三维片上网络容错拓扑设计。本项目有望为实现高能效、低延迟、可靠的大规模神经形态系统互连结构的快速定制化设计奠定方法学基础，推动神经形态系统芯片设计技术的发展。

具有规整连接的片上网络互连结构存在节点间平均路径长度过大的缺点，而现有定制化片上网络互连结构的规模较小，都无法满足神经形态系统大规模片上互连的需求。脑网络具有复杂网络的模块化、无标度、层次化等特征，网络节点间具有很小的平均路径长度，能够提供高效的网络通信。.本项目围绕脑网络启发的大规模神经形态系统片上互连结构综合展开研究，在大规模脉冲神经网络模块化设计及其布局、脑网络启发的不规则三维集成片上网络互连拓扑综合以及片上网络容错拓扑结构生成方法等方面取得了很好的进展，按照预订研究计划完成了项目任务：1) 提出了基于忆阻器阵列的神经形态计算系统容错映射框架，包括容错感知的神经网络训练策略、网络容错映射、三维集成等，提高了神经网络部署在非理想忆阻器阵列时的鲁棒性；2) 提出了基于单片三维集成的脑网络启发的片上网络拓扑生成方法，网络具有极低的平均跳数，正比于节点数量的对数，该方法可用于千、万级路由节点的高效互连，相比于基于传统规整拓扑的M3D片上网络，所构建的脑网络启发的片上网络拓扑具有更低的平均跳数以及功耗；3) 提出了自定义容错数量的专用片上网络容错拓扑结构生成方法，并设计路由器端口共享策略，在保证网络拓扑容错能力的前提下，降低路由器的功耗，采用端口共享策略后，可使K=1、K=2、K=3的容错拓扑的平均功耗分别降低18.08%、28.88%和34.20%。.本项目的研究成果有望为实现高能效、低延迟、可靠的大规模神经形态系统互连结构的快速定制化设计奠定方法学基础，推动神经形态系统芯片设计技术的发展。