标准CMOS工艺光电集成接收机的宽带低噪设计的建模研究

Regarding the two bottlenecks: bandwidth and sensitivity of the standard CMOS OEIC, this project will conduct innovative study through the device modeling, mathematical modeling and experimental evaluation based on the theoretical study. We will give solid support on both theoretical and technical side to realize wide-bandwidth and high sensitivity CMOS OEIC with proved value on both academic and application area. Firstly, we will explore on complete model building of CMOS PD which is used to realize the design and optimization of integration of Optical and Electronic. Secondly, we focus on the mathematical modeling of the balanced frequency compensation and building a compensation algorithm, which can realize accurate frequency compensation. At last, we will explorer the influence of substrate noise coupling on PD. In order to promote the development of the standard CMOS OEIC, our final goal is to realize high performance front-end CMOS OEIC and build theoretical foundation with modeling methodology for the optimization of the bandwidth and the sensitivity.

针对硅基标准CMOS工艺OEIC的带宽和灵敏度两大瓶颈问题，我们在理论研究的基础上，开展以器件建模、算法构建和实验评估为核心的创新研究，将对实现宽带高灵敏度CMOS OEIC提供有力的理论和技术支持，具有重要的学术意义与应用价值。本研究探索CMOS PD 的完整建模，实现CMOS OEIC光电集成的一体化设计和优化；探索均衡频率补偿的数学模型，并建立补偿算法，实现精确的带宽补偿；研究共衬底耦合对PD的性能影响，并为共衬底噪声优化提供实验依据。最终实现高性能CMOS OEIC前端，为CMOS OEIC的带宽和灵敏度优化提供理论基础和建模设计方法，促进标准CMOS OEIC的实用化发展。

本课题采用0.18μm CMOS标准工艺设计了高速光电探测器以及后续的接收电路，并流片测试验证。.在对光电探测器深入的理论分析基础上，采用二维仿真软件ATLAS确定光电探测器的结构和尺寸，重点分析了两种提高带宽的方法：SMPD和带有体偏置的PD，并选择衬底SMPD和深N阱SMPD两种结构进行了优化、数学建模和设计流片。测试结果表明衬底SMPD具有较小的寄生电容，响应度为2.2A/W，带宽只有1.8GHz；而深N阱SMPD的带宽可以达到2.9GHz，但是它具有较大的寄生电容，同时响应度也只有1.4A/W。.针对光电探测器的寄生电容较大的问题，提出了一种改进的前馈共栅结构的跨阻放大器，获得了低的等效输入电阻，以补偿寄生电容较大的问题。跨阻放大器的测试结果表明其最高工作速率为12Gbps。.为了兼顾增益和带宽问题，限幅放大器采用了级间反馈技术设计了两级三阶放大器级联电路。为了进一步实现更大的工作带宽，在对PD-TIA零极点研究的基础上，分析并研究了可调谐均衡器对于OEIC接收系统的带宽的改善情况。.对完整的CMOS OEIC系统进行了版图设计和流片测试。测试结果表明，无均衡器的接收系统，工作速率最高可达5Gbps，灵敏度为-4dBm；均衡补偿后，最高工作速率为8Gbps，但灵敏度下降为-2.5dBm。.本课题最终实现高性能CMOS OEIC接收机，促进了标准 CMOS OEIC接收机的实用化发展。