基于高可靠链路设计的3D NoC系统通信关键技术研究

随着处理器技术逐步进入众核体系结构和3D堆叠集成时代，高集成度造成的立体耦合串扰效应及TSV工艺本身的良率问题，为3D NoC片内通信的设计带来了新的挑战。本课题拟结合图论与先进集成电路设计思想，通过精简链路节点通信网络的结构建模，设计基于冗余TSV的3D NoC高可靠链路结构和高性能高可靠路由策略，并加以性能验证与优化；同时基于超深亚微米三维工艺下串扰噪声的产生原因及机制分析，开发实现面向3D NoC晶圆堆叠形式的三维耦合串扰噪声统计学模型库，以此为主要依据设计新型防串扰3D NoC系统可靠性链路数据编码，并在特定噪声模型下结合具体应用对编码方案的性能进行评估与优化。本课题研究具有较好的理论研究价值和应用前景，通过课题将探索出应对先进工艺条件下3D NoC系统化的可靠性链路通信机制设计方案，实现3D NoC系统高可靠通信机制关键技术理论与设计能力的积累。

随着处理器技术逐步进入众核体系结构和3D堆叠集成时代，高集成度造成的立体耦合串扰效应及TSV工艺本身的良率问题，为3D NoC片内通信的设计带来了新的挑战。本课题基于超深亚微米三维工艺下串扰噪声的产生原因及机制分析，开发实现面向3D NoC晶圆堆叠形式的三维耦合串扰噪声模型库，设计基于冗余TSV的3D NoC高可靠链路结构和高性能高可靠路由策略，以此为主要依据设计新型防串扰3D NoC系统可靠性链路数据编码，针对三维NoC集成电路潜在的挑战，研究基于TSV的高可靠高速传输问题。课题首先完成了TSV的仿真、建模，TSV的传输噪声机理与抑制，TSV阵列的串扰延时分析与多周期传输等研究工作，提出新的TSV电路和噪声模型、噪声分析和抑制方法。为了进一步探索高可靠三维集成电路设计，课题在TSV电路和噪声模型的基础上，面向三维集成电路展开高可靠通信机制研究，包括高效NoC路由差错码设计，基于TSV阵列的总线翻转加优化汉明编码，基于重构的片上网络容错通信方法，三维片上网络路由容错通信自适应方法，基于信号TSV重布局的串扰抑制方案等，提出新的编码方法，自适应算法和路由算法，实现高可靠的传输；课题完成一系列高可靠三维集成电路设计，包括三维电路分割算法，三维电路时钟树生成算法，TSV模型及三维集成电路热分析，三维集成电路中电源分布网络的分析与研究和基于TSV的三维集成电路故障检测与冗余设计；最后课题研究并探索了三维集成环境中的高速低功耗传输和测试等一些问题，提出一种高速电路设计方法和三维集成电路可测试设计方法。.本课题系统地完成了一套完整的TSV电路与噪声模型、串扰噪声抑制、三维NoC设计关键技术研究，在此基础上提出若干新型的高可靠三维NoC通信方法与电路设计，实现了课题的研究目标和规划的研究任务。课题组在国内外学术期刊和国际会议上已发表论文18篇，其中期刊论文10篇，会议论文8篇，在SCI或EI 源刊物上发表高水平论文10篇，成功申请获批专利6项。项目成果形成公开的本科学位论文12篇，硕士学位论文10篇，培养该方向硕士研究生14人，博士研究生2人。课题组成功举办了一次国际会议2014 International Workshop on Emerging Technologies-3D Integrated Circuits，并做了专题报告。