纳米CMOS器件统一模型模拟理论及性能优化方案的研究

纳米CMOS器件是目前被广泛研究的一种半导体器件，建立用于混合集成电路模拟的纳米CMOS器件中载流子非平衡输运效应模型和量子效应模型等，是一些较为热门的研究方向，也是自CMOS器件特征尺寸减小到亚100纳米以来，研究工作的重点和难点。由于CMOS晶体管的射频特性因为器件尺寸的不断减小而得到显著改善，从而CMOS工艺被广泛用来实现混合集成电路片上系统，基于此点，本项目将建立纳米CMOS器件统一模型模拟理论，以获得突破性结果。以纳米复合多晶硅栅MOS器件为载体，通过探究器件中本征效应和非本征效应产生的物理机制及其对器件性能的影响，提出器件性能优化的方向和系统方案。获得的理论分析方法和器件优化方案将对传统和未来非传统纳米器件设计均具有指导意义和应用价值。

通过求解二维泊松方程给出了SMDWG MOSFET表面电势的解析模型，该模型充分考虑了漏端电压、栅氧化层厚度、源栅与漏栅不同长度比例以及衬底掺杂的影响。同时，该模型定量解释了SMDWG MOSFET器件能有效抑制DIBL效应、提高沟道中载流子漂移速度以及显著改善器件响应速度，并且模型计算结果得到了软件模拟的验证。. 基于表面势理论和电荷平衡方程，建立了一种单材料双功函数栅( single material double workfunction gate，SMDWG) MOSFET 的电容模型，分别给出了SMDWG MOSFET 的栅－源和栅－漏电容的解析表达式，物理概念清晰，且参数可调。通过与MEDICI 模拟结果比较和分析，进一步验证了该物理模型的正确性和可行性。然后，基于上述模型设计了SMDWG MOSFET的电容等效电路，有效简化了对该器件的计算和分析。. 探讨了SMDWG MOSFET的导通电阻特性，通过MEDICI软件的模拟，分析了复合多晶硅栅MOSFET的导通电阻随栅源电压Vgs、栅长比、栅氧层厚度Tox、结深以及衬底掺杂浓度的变化，同时，通过与p+栅和n+栅MOSFET的比较，分析了他们之间导通电阻的不同，得出了增加栅源电压Vgs、减小源漏栅上比、减小栅氧层厚度、增加结深和减小衬底掺杂浓度有利于减小复合多晶硅栅MOSFET的导通电阻。. 通过SILVACO软件，首先研究了复合多晶硅栅结构器件不同栅长比下的瞬态特性，包含直流瞬态特性和交流瞬态特性。分析表明复合多晶硅栅结构器件MOSFET的驱动能力很强，该器件的共源极放大电路的输出信号也比普通p型多晶硅单栅MOSFET的共源极放大电路的输出信号要大。同时，在对器件进行交流瞬态分析时，考察了外加信号的振幅和频率对器件瞬态特性的影响。. 通过工艺模拟软件TSUPREM，研究并设计了一种新型的复合多晶硅栅MOS器件结构（DDPGPD MOSFET），在SMDWG MOSFET靠近漏端的沟道里制造了一个P+掩埋层，且漏栅下的氧化层比源栅氧化层厚。通过模拟发现该器件的阈值电压主要受源栅掺杂影响，而漏栅掺杂的改变却可以显著提高器件电流驱动能力。最关键是，该器件相比与SMDWG MOSFET，其关态电流减小了81%，栅泄露电流减小了99%，与此同时该器件的其他电学特性并没有受到影响。