深亚微米（纳米）CMOS在片无源器件的模型研究及性能优化

本项目将以深亚微米射频CMOS片上无源器件的模型和参数提取为主要研究方向。目前国际上在深亚微米CMOS射频集成电路中广泛应用的在片无源器件模型还不是很完善，在片电感和变压器模型一直是研究和技术开发的前沿，国际上CMOS加工厂家还不提供变压器的标准模型。本项目将在课题组最近开发的一种新型模型参数提取方法的基础上，重点研究不同结构的电感在深亚微米（纳米）工艺和高频条件下，考虑各种寄生效应及衬底耦合和损耗效应下的宽带性、可缩放性、以及参数提取的鲁棒性。并将这一新型算法推广到变压器模型。在模型研究基础上探索提高器件性能的途径。课题组同台积电（TMSC）建立的合作，为本项目提供了0.13um及90nm的CMOS加工条件。项目前期做了一定的准备，已经成功通过TSMC的0.13微米工艺加工流片，并在电感模型方面在国际一流杂志上发表了多篇论文，包括集成电路领域最著名的IEEE JSSC。