随着集成电路设计嵌入多芯核的系统芯片SOC发展,测试SOC芯片面临许多挑战,即系统复杂性和测试数据量的增加,内部块的不可进入性.为了解决SOC难以测试问题,本项目开展对SOC的可测试性设计研究,采用内建自测试技术(BIST),开发具有随机、确定和混合模式生成为一体的内建自测试;深入研究LFSR的测试模式生成、编码以及组合折叠计数器压缩技术,实现两维测试数据压缩;获得高效率、大数据量的测试数据压缩算
{{i.achievement_title}}
数据更新时间:2023-05-31
珠江口生物中多氯萘、六氯丁二烯和五氯苯酚的含量水平和分布特征
向日葵种质资源苗期抗旱性鉴定及抗旱指标筛选
一种基于多层设计空间缩减策略的近似高维优化方法
复杂系统科学研究进展
基于MCPF算法的列车组合定位应用研究
系统芯片SoC外建自测试方法研究
SOC的层次式内建自测试方法研究
星载系统芯片(SoC)的抗辐射加固设计研究
基于嵌入式内核SOC系统芯片测试方法研究