星载系统芯片(SoC)的抗辐射加固设计研究

With the rapid development of aerospace engineering, reliability of spaceborne SoC is very important since chip is the key control unit. The dominant reliability issue is the high energy ion in the space radiation environment. So radiation harden by design for spaceborne SoC has become research focus. This NSFC proposal describes a research plan as following. Firstly, this proposal focuses on the radiation hardened cell to tolerate multiple node upset. It is based on multiple modular redundancy and interlock scheme, whick can tolerate multiple node upset induced by high energy particle striking. Secondly, this proposal addresses multiple event transient induced soft error rate analysis. Fault node pairs are extracted from netlist. Overlapped pulse model of multiple event transient are setup. Four-value logic is used to analysis the propagation and masking of multiple event transient, which can analysis the soft error rate accurately. Thirdly, this proposal implements statistical soft error rate analysis. The electrical characteristic of a gate cell is no longer a fixed value because of NBTI induced aging. Dynamic aging aware cell model is setup to describe the time-dependent electrical characteristic of a gate cell. It will implement fast and accurate soft error rate analysis.This research will present a radiation harden by design solution with high cost performance.

我国航天事业正在实现跨越式发展，作为航天器的核心控制部件，星载系统芯片（SoC）的可靠性至关重要。空间辐射环境中的高能粒子是影响星载SoC可靠性的主导性因素，星载SoC的抗辐射加固设计成为研究热点。本项目从三个方面开展研究：第一，研究容忍多节点翻转的加固时序单元。在时序单元内部构建多模冗余结构，彼此形成交叉互锁机制，有效容忍高能粒子引起的多节点翻转。第二，研究多粒子瞬态导致的电路软错误率评估。解析电路门级网表提取故障节点对，建立多粒子瞬态脉冲复合模型，使用四值逻辑来分析多粒子瞬态在电路中的传播和屏蔽，累计得到准确的软错误率。第三，研究基于统计框架的软错误率评估，考虑老化因素，建立老化感知的电路单元动态模型，电路单元的电气参数随着时间梯度动态变化，从而精确快速计算电路的软错误率。本项目将为星载SoC的抗辐射加固设计提供高性价比的解决方案，具有重要的科学意义和应用前景。

本项目研究星载系统芯片抗辐射加固设计中的关键问题，针对纳米尺度下电荷共享引起的单粒子双点翻转和单粒子多瞬态，在单粒子翻转加固单元设计、单粒子瞬态加固单元设计、单粒子瞬态传播特性分析三个方面取得了创新性成果。.1.提出了一种65纳米CMOS工艺的低功耗加固12管存储单元设计。基于堆叠结构来降低存储单元的功耗,基于物理翻转机制避免了存储节点产生负向的瞬态脉冲,在存储节点之间引入的负反馈机制,有效阻碍了存储单元的翻转;该存储单元不仅能够完全容忍敏感节点的翻转,还能够部分容忍电荷共享引起的敏感节点对翻转。.2.提出了一种40纳米CMOS工艺下的低功耗容软错误锁存器。不但可以过滤组合逻辑中的单粒子瞬态脉冲,而且对单粒子翻转完全免疫。其输出节点不会因为高能粒子轰击而进入高阻态，所以该锁存器能够适用于门控时钟电路。.3.提出一种65纳米工艺下单粒子加固锁存器设计。基于时间冗余容错机制可以屏蔽单粒子瞬态。基于嵌入式延迟单元来容忍时钟信号上的单粒子瞬态。该加固锁存器不存在共模故障敏感节点，还能容忍时钟电路中的单粒子瞬态。.4.提出了一种基于FPGA的微处理器软错误敏感性分析方法。在FPGA芯片上同时运行有故障和无故障的两个微处理器，充分利用FPGA的并行性，把故障注入控制、故障分类、故障列表等模块均在硬件上实现，自动快速地完成全部存储位的故障注入。和软件仿真方法相比，该方法进行故障注入和敏感性分析的时间效率提高了4个数量级。.5.在IEEE Transactions on Nuclear Science、IEEE Transactions on Very Large Scale Integration (VLSI) Systems、IEEE Transactions on Circuits and Systems、Electronics Letters、VLSI Test Symposium (VTS)、Asian Test Symposium(ATS)、电子学报、计算机辅助设计与图形学学报等国内外著名期刊、会议上共发表学术论文62篇，其中SCI收录18篇，EI收录25篇。授权发明专利6件。培养出25名硕士研究生。承办第27届亚洲测试会议（ATS2018），黄正峰教授担任会议程序主席。