考虑纳米工艺偏差的互连线随机寄生参数快速提取算法研究

复杂纳米工艺的严重偏差造成集成电路性能的随机波动，导致芯片成品率大幅降低。考虑工艺偏差的互连线的参数提取是提升芯片成品率研究的核心科学问题和前沿研究热点。现有的考虑工艺参数随机偏差的互连线寄生参数提取方法主要是基于参数偏差满足高斯随机分布的假设，不可避免地带来了建模误差；此外随机采样造成的计算量爆炸问题无法满足互连线参数提取实用性的需要。考虑实际的几何参数偏差是任意随机分布，本项目一方面将建立考虑任意随机分布的随机谱方法的理论，包括广义随机正交多项式构造方法和扩展的嵌套式和非嵌套式稀疏网格构造方法，应用于求解工艺参数偏差下的互连线寄生参数提取问题；另一方面，研究包括不依赖于积分核的并行多极加速算法在内的高效数值计算和并行计算技术，解决互连线参数提取计算量爆炸问题，填补学术界关于任意随机分布的互连线建模和分析方法的空白。研究成果将为我国十一五期间纳米尺度集成电路设计提供原创理论和方法支持。

本项目围绕超大规模互连线电路的建模、分析和优化这一国际前沿的研究课题开展研究工作，取得了若干创新成果：1）在互连线电路设计的多核并行算法研究中，首次将并行自适应有限元方法应用于互连线寄生电容参数提取中，同时保证了极高的并行可扩展性和数值精度，提出了首个可以在上千CPU核上运行的互连线寄生电容提取工具；提出了一种应用于集成电路设计自动化中的多核并行最小代价流求解方法，为多核并行程序设计提供了一个开创性的方法。2）在超大规模集成电路模型降阶方面，针对具有大量端口的互连电路提出了基于聚合的模型降阶算法AMOR，针对非线性电路模型降阶提出了分段小波模型降阶方法。3）在互连线综合方法研究方面，提出了倒装芯片封装的全局布线和线轨分配算法以及三维集成电路硅通孔分配的集成化算法。4）在大规模互连线电路可制造性优化方面，提出了基于透明锁存电路统计时序分析的速度分级优化技术；提出了基于覆盖线性规划的互连线哑元金属填充方法，将计算复杂度从立方降到线性。互连线模型降阶等电路分析成果已应用于十二五国家科技重大专项支持的华大九天EDA软件中。本项目共发表论文10篇，SCI收录6篇，EI收录10篇，其中国际权威期刊IEEE Transactions on Microwave Theory and Techniques论文1篇、IEEE Transactions on Circuits and Systems I论文1篇、IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems 论文3篇、集成电路EDA 领域最具影响力的国际会议IEEE/ACM Design Automation Conference(DAC)论文3篇，获得授权国家发明专利1项，获2012年上海市自然科学一等奖。申请人荣获2011年国家杰出青年科学基金和2012年上海市“五一”劳动奖章。