工艺偏差下的大规模互连线电路与非线性电路分析方法研究

随着纳米工艺下亚波长光刻、铜互连和化学机械抛光等复杂工艺的普遍采用，越来越严重的工艺偏差造成互连线和器件的几何图形以及电学参数的严重偏差，直接导致芯片性能不可预测，从而大大降低了芯片的成品率。成品率问题已成为集成电路工艺由深亚微米向纳米工艺迈进中SOC设计和制造面临的共同难题。.对电路规模在10^4以上的大规模互连线电路和非线性电路在工艺参数偏差下的性能分析是可制造性设计的基础和关键，也是近年来可制造性设计领域的前沿研究热点。本项目将采用随机谱方法和稀疏格点高效数值方法，进行工艺偏差下大规模互连线电路的模型降阶、非线性电路的瞬态分析、稳态分析及模拟电路的行为级建模的研究。本项目研究对十一五期间我国掌握纳米级集成电路设计的基础理论和核心技术，具有重要意义;同时由于可制造性设计市场将占据未来EDA市场的一半以上，本项目研究将具有广阔的应用前景。