面向超深亚微米工艺的MRAM高速缓存架构技术

磁电阻随机存储器MRAM是一种新型非易失性存储器，具有可微缩能力强、存储密度高、静态功耗极低和不易受射线影响等特点。使用MRAM设计处理器片上缓存有望突破传统SRAM在超深亚微米工艺下的技术制约，显著缓解计算机系统的"存储墙"问题。本课题以MRAM存储器的技术发展为背景，研究MRAM在处理器片上高速缓存中应用的架构电路设计技术及其可靠性评估策略：采用器件建模和概率分析的方法，量化分析MRAM工艺参数波动问题及其对高速缓存的性能影响；结合MRAM工艺参数波动效应，提出一种能容忍工艺参数波动的MRAM缓存架构与电路设计技术；提出一种能改善MRAM器件写容限的高速缓存架构设计技术；研究SRAM与MRAM混合的缓存系统可靠性改善问题，提出其对软错误的可靠性评估策略。本研究采用器件工艺、电路与系统等多个层次协同的研究方法，对超深亚微米工艺下的低功耗高可靠缓存系统设计具有重要的研究价值。

由于MRAM具有更好的可微缩能力、快速访问速度、低漏电功耗和非易失性，MRAM成为一项对于微处理器片上高速缓存而言非常有前景的技术。但是，MRAM写相对较慢且会引起较大的动态功耗。因此，MRAM必须通过一定的架构设计才能成功应用在片上嵌入式存储中。以高效费比、高能效比的MRAM设计为目标，本项目取得了以下主要研究进展：（1）通过设计一种SRAM-MRAM混合的高速缓存架构，本项目评估并验证了，通过合理的架构设计，MRMA也可以用来设计一级缓存并实现高能效。此外，该混合缓存架构也是保护高速缓存免受射线导致的软错误影响的有效方式。其可靠性可通过“架构易受影响因子”来量化评估。（2）近期MRAM器件研究表明，随着存储单元尺寸缩小，为了维持足够的MTJ写容限来防止器件损坏可导致MTJ产生较高的随机写错误（高达10-3）。本项目开发了一种MRAM高速缓存设计方案可以极低的性能和面积代价有效地容忍较高的MTJ写错误率。该方法可以更容易的保证足够的MTJ写容限，从而推动MRAM工艺尺寸的继续缩小。（3）随着MRAM技术的逐渐成熟，本项目还研究了在现场可编程门阵列（FPGA）中应用MRAM技术的问题。通过与前人工作的比较，本项目首先提出一种合理的结构来支持采用MRAM设计非易失配置数据存储。进一步，本项目还开发了一种可有效利用非易失性存储的基于动态随机存储器（DRAM）的FPGA设计策略。