纳米尺度CMOS工艺系统级芯片的嵌入式自愈射频接收机的研究

Nano-Scale CMOS integrated circuits design has been one of the key research topics in IC design. Among them, the System-on-Chip (SoC), which includes Radio Frequency, mixed signal circuits and embedded CPU, etc, has been the ultimate goal of IC designer. It is also the key to nowadays Internet of Things (IoT), healthy care, wired and wireless communication, etc. However, the implemented of such SoC has been a challenging task when including the RF blocks especially the receiver. In this project, the fundamental scientific and engineering questions will be investigated. Based on the transparent receiver and noise cancelling techniques, build-in self-test and self-healing circuit will be added in the receiver design. Injection-locking and phase noise cancelling technique will be included in multi-phase clock generators, which secure the fully-integration of the proposed receiver. Customized EM simulation will be included in circuit simulator to ensure efficient but reliable verifications of RF receiver in a SoC system. These techniques make it possible to design RF receiver insensible to process differences, hence to achieve a more general RF receiver design, namely the “Embedded RF receiver in CMOS SoC”.

纳米尺度的CMOS集成电路设计是近年来集成电路领域研究的热门课题，而包含了射频、数模混合信号和嵌入式CPU的System-on-Chip（SoC）是目前电路设计者的终极目标。SoC是物联网、医疗保健、网络通信技术的关键支撑技术，但全集成的射频接收机的设计是SoC的重大挑战。本项目研究射频接收机设计的基本科学和技术问题，提出在现有的噪声抵消技术和透明接收机技术上引入嵌入式自测试和自愈技术用以改进接收机的可靠性和良率；并研究和设计采用注入锁定技术和相位噪声抵消技术的多相位时钟发生电路以实现接收机的全集成；采用电磁场仿真与电路仿真工具协同设计的方法在传统的电路设计工具中增加电磁仿真的插件，进而在SoC的环境下高效地验证射频模块的电磁兼容性问题。通过这些技术的研究获得一种突破集成电路工艺对射频接收机设计限制的通用型设计方法，以达到纳米尺度CMOS工艺条件下嵌入式射频接收机的目标。

纳米尺度的CMOS集成电路设计是近年来集成电路领域研究的热门课题，而包含了射频、数模混合信号和嵌入式CPU的System-on-Chip（SoC）是目前电路设计者的终极目标。其中全集成的射频接收机的设计是SoC工程实现中的重大挑战，也包含了很多的科学问题。本项目瞄准全集成CMOS射频接收机设计的基本科学和技术问题，重点研究高可靠性、高性能、可重构的射频接收机，并采用商用的CMOS工艺进行流片验证。本项目获得的主要结果体现在几个方面：在工艺和环境监测方面，设计了一系列的片上器件特性测试结构、温度传感器等环境感知器件与电路；基于这些环境感模型，对传统的电路设计技术进行改进，本项目提出了多种对电路特性进行补偿的方案，设计出可对抗工艺偏差或者工作条件变化的模块与子系统；从工程实现的角度，本项目也对接收机系统进行了整合并进行了流片验证与测试，验证了其工程实现和大规模量产的可行性。本项目中流片验证了多款高性能的芯片，其测试性能指标处于全球领先水平。例如采用国产的SMIC 55nm CMOS工艺设计的温度传感器，面积仅为0.015平方毫米，工作范围-40度到125度，功耗仅为37微瓦，测温分辨率为0.02度。采用SMIC 55nm CMOS的可变增益放大器可以实现DC-740MHz的带宽，功耗仅为2.5mW，芯片面积仅为0.03平方毫米。采用国产的GSMC 130nm CMOS工艺的多相位行波振荡器工作频率可达30GHz，而相位噪声为-99dBc/Hz @ 1MHz offset；采用GSMC 130nm CMOS集成的sub-GHz接收机系统功耗仅为业绩标杆产品TI公司的CC1101系列的一半，而其他性能指标基本持平甚至更高。本研究具备重要的科学价值，实现了从器件特性研究到电路设计优化、再进行系统全面优化的创新。其中包含了CMOS工艺特性研究、电磁兼容性、集成电路设计方法学、射频与微波技术等多学科的融合创新。另外，从工程实践的角度看，本项目主要采用国产的CMOS工艺验证了超过10款高性能的芯片，而且部分芯片已经通过合作公司进行了量产，也获得了浙江省科技进步奖。本项目的研究成果对制造领域升级改造有重要战略意义的集成电路产品的国产化和自主可控具有极其重要的参考价值，项目的实施也具有非常高的研究价值和社会价值。