用于辐射探测的纳米尺度抗辐射数字前端芯片设计方法研究

Front-end integrated circuit chips are key electric devices in the field of the radiation detection and imaging.They belongs to one of key national stratigic requirements. With the CMOS technology scaling,tranditional analog front-end readout chip will face a number of design challenges.The front-end integrated circuits using digital filtering techniques will be the future trend. Thus,this project proposes the research on novel design methodologies of radiation-hardness digital front-end readout integrated circuits using nanometer CMOS technologies.The research contents include the modeling of equivalent noise charge，noise models of sensitive nodes in crosstalk in mixed-signal circuits, and SPICE models of enclosed layout transistors. This project will breakthough the key techniques on the design and measurements of nanoscale digital front-end circuits.These techniques are the basis of the future high-integration front-end system-on-chip. With the study of this project, we will propose the design techniques of low-noise preamplifiers in nanoscale CMOS technologies, strategies and circuit design methodology of A/D converter, crosstalk surpressing methods for mixed-signal integration, radiation-hardness-by-design schemes and testing meghod of digital front-end chips.Through the theoritical analysis and practice work on chip designs, the equivalent noise charge (ENC) of less than 200e- will be achieved. In addition, the radiation tolerant capability of the proposed digital front-ends will satisfy the requirement of space applications.

前端读出芯片是核辐射探测和成像领域的核心电子元器件，属于国家重大战略需求。随着商用CMOS工艺尺寸的缩小，传统的模拟前端读出芯片将面临较多设计挑战，采用数字滤波技术的前端读出集成电路将成为未来发展趋势。本项目拟对纳米尺度CMOS工艺下的抗辐射数字前端集成电路设计新方法进行深入的研究，探索纳米尺度数字前端等效噪声电荷模型、混合信号串扰敏感节点噪声模型和纳米MOS管环栅版图SPICE模型等关键科学问题，突破纳米尺度数字前端集成电路设计和测试的关键技术，为未来高度集成的前端片上系统奠定基础。通过本项目的研究，将提出纳米尺度数字前端低噪声前置放大器设计方法、多点采样A/D转换策略和电路设计方法、混合信号串扰抑制方法、抗辐射加固设计方法及数字前端芯片测试方法等，通过理论研究和芯片设计实践相结合，使数字前端集成电路的等效噪声电荷达到200e-以下，抗辐射能力达到空间应用的要求。

项目针对高能物理和生物医学成像等领域对前端读出专用集成电路的需求，开展了纳米尺度抗辐射数字前端芯片设计方法的研究，分别对纳米尺度低噪声前置放大电路设计方法、多点采样A/D转换和数字校正/滤波成形算法、数字前端混合模式集成电路的串扰噪声抑制方法、辐射损伤效应及抗辐射加固设计策略、数字前端集成电路的测试和性能评估方法等进行了深入广泛的调查研究。攻克了在纳米尺度前端电路等效噪声电荷模型的建立、弹道亏损免疫A/D转换参数的确定、数字前端电路中混合信号串扰敏感节点噪声模型的建立、采用环栅版图纳米MOS管SPICE模型的建立、数字前端单读出通道输出噪声测试方法等关键技术。通过理论研究和芯片设计工程实践相结合，完成了多款低噪声前端读出ASIC设计，研制的原理样片中等效噪声电荷的最好指标达到50e-@0pF，连接CZT探测器的能谱分辨率最好指标为3.9%@59.5keV。研制的样片按照宇航级芯片总剂量效应试验标准进行了总剂量辐射效应测试，在总剂量为300krad(Si)时，芯片正常工作。通过项目研究已培养青年教师3人，研究生13人，建立了一支前端读出集成电路设计队伍。在国内外重要期刊和国际会议发表论文18篇，其中SCI索引11篇，获授权国家技术发明专利5项，出版专著2本。项目组成员共参加国际会议6次，其中口头报告3次，海报展示3次。