大规模MIMO信号处理粗粒度可重构计算方法研究

Massive-MIMO is one of the key technologies for 5G communication. Due to the use of a large number of antennas and complicated space-time signal processing algorithms, Massive-MIMO signal processing introduces a significant computation workload to the hardware system. To address this issue, this study proposes a coarse-grained reconfigurable processor to accelerate Massive-MIMO signal processing with efficient parallelization of the computing tasks. The computation models of the MIMO detection/receiving algorithms and large complex matrix operations are first analyzed, and then, a closely-coupled heterogeneous coarse-grained reconfigurable architecture is designed to accelerate the compute-intensive and control-intensive kernel algorithms, respectively. To further improve the system throughput and reduce the power dissipation, an on-chip reconfigurable memory array architecture is proposed to support multi-task memory resource allocation and dynamic band-width optimization. Fast computation and memory array dynamic reconfiguration schemes, power-domain work load balancing strategies and hardware resource scheduling algorithms are also studied. This work will contribute to the development of the 5G communication system and to domestic studies of high-end general-purpose hardware architectures and processors.

大规模MIMO是5G移动通信的核心技术。由于使用了大规模天线阵列进行复杂时空信号处理和传输，大规模MIMO通信对硬件系统的计算能力提出了苛刻的要求。本课题研究基于粗粒度可重构硬件架构的大规模MIMO信号处理和可重构处理器设计与实现方法。课题通过综合分析研究MIMO信号检测算法和大型矩阵运算算法的计算模型，提出一种异构紧耦合结构的粗粒度可重构计算阵列架构，进行通信算法中计算密集型复矩阵运算和其它控制密集型运算的并行加速；课题还提出一种基于片上分布式存储的可重构存储阵列硬件架构，通过动态配置存储阵列，可实现多计算任务的最优存储空间及访存带宽分配，从而有效地提升系统吞吐率并降低功耗。课题同时还研究可重构计算及存储阵列的快速配置方法和能量域下的负载均衡及资源调度方法。本课题研究成果可满足未来5G无线通讯技术发展的需求，并为我国高端通用处理器的研究进行技术积累。

大规模MIMO是5G移动通信的核心技术。由于使用了大规模天线阵列进行复杂时空信号处理和传输，大规模MIMO通信对硬件系统的计算能力提出了苛刻的要求。本课题研究面向5G通信大规模MIMO信号处理中的计算密集型算法，提出了一种粗粒度可重构硬件加速方法，研究了面向计算密集型算法的粗粒度可重构处理器硬件架构、高灵活性片上可重构存储架构、低功耗可重构处理器片上任务调度和负载均衡方法等关键技术。研究通过对大规模MIMO信号处理中的典型算法和算子，包括如信号检测算法、信道估计算法、SVD算子、FIR滤波算子的并行化方法的研究，提出了一套完整的可重构硬件电路架构和对应的算法映射方法，研究最终在基于FPGA的芯片验证平台上进行了可重构处理器的电路级实现和验证，并对比了基于通用CPU的软件实现实现方法加速增益，实验结果显示，研究所提出的可重构硬件加速器可实现4~8倍的算法加速比、5~6倍以上的能量效率提升。本研究的相关研究成果特别适合于自主知识产权的可重构处理器设计和处理器优化、5G移动通信芯片设计等领域。