星上通信处理可重构SOC设计与验证方法研究

To alleviate the contradiction between the larger amount of space information and the low efficiency of satellites , it is urgent to change the current transmission modes of satellites (line of sight transmission and transparent forward) into communication processing online. However, it faces the key problem how to accomplish the reliability and efficient processing with closed and limited resources restriction, which also has to consider the tradeoff among various communication schemes, hash radiation enviroment and limited probe resources. Based on the future construction of space network, in this project,it focuses the method and technology of reconstructed SOC(system on chip) and verification for satellite communication processing, including SOC structure design, anti-radiation schemes and error-resilient methods, and so on. With this project,we aim to form the fundamental methods for satellite communication processing and reconstructed SOC chip with anti-radiation ability for various satellite communication schemes, which can be used in the future satellites and other aircrafts.

为缓解日益增长的空间数据量与低下的卫星利用效率之间的尖锐矛盾，迫切需要改变目前卫星采用的过顶传输和弯管转发等应用模式，进行星上通信处理。星上通信处理的核心难点在于资源封闭受限下实现开放变化环境中的可靠性与高效性处理，其面临多变的通信体制、恶劣的辐照环境与有限的载荷资源之间的矛盾。 本项目以我国未来的空天网络建设为背景，重点研究星上通信处理可重构SOC设计与验证方法及关键技术，包括星上多体制可重构SOC架构与方案、星上SOC抗辐照加固技术、多体制SOC的容错验证技术等。 通过本项目的研究，力争形成星上通信处理的基本方法和多体制抗辐射加固可重构通信SOC.所取得的研究成果不仅可以应用于我国未来的各类卫星上，还可以推广应用到资源严重受限的多种飞行器上。

星上通信处理是卫星通信、空间探测、卫星导航等空间战略的重要基础，而随着遥感等空间信息量的急剧增长，它面临着资源受限、辐射环境等特有挑战。为此，本项目提出了面向星载通信处理的高速低复杂度芯片实现及容错设计方法，主要包括多体制可重构SOC设计、抗单粒子翻转（SEU）容错算法设计、关键模块的芯片实现与容错验证。主要贡献如下：. 首先，针对传统的高速LDPC译码器存储量大、实现复杂度高、难以支持多码长的可重构等不足，提出了并行流水线分层迭代算法，最大可降低75%的译码收敛时间。节点间传递的信息通过简单计算恢复，而无需独立存储，同时简化信道固有信息的存储，最多减少了40% 的存储总量。以子矩阵整体作为处理单元，译码行处理以冒泡比较代替多输入比较器，列处理以二输入累加器代替多输入全加器，从而大大降低了运算复杂度并支持可重构。. 其次，针对星载高速均衡器的SEU问题，提出了基于冗余余数系统（RRNS）的FIR滤波器检错及纠错方法，理论证明其能完全对抗SEU错误。综合实现表明，与传统RRNS方法相比，最多可节省21%的面积。. 第三，针对星载LDPC译码器的SEU问题，提出了利用LDPC迭代译码内在的纠错能力进行容错的架构。在控制方面，针对行列地址控制器提出了基于“M序列+线性分组码”的容错方案，比传统三模冗余（TMR）方法节省了42% 的面积；在存储方面，针对译码迭代信息存储器，提出了“检错+置0”机制，消除了SEU对存储数据的影响造成的译码器性能下降的问题。. 最后，对所设计的关键模块进行了流片验证，芯片吞吐率等性能通过了第三方测试。同时，构建了大规模自动化注错与验证平台，验证了容错算法抵抗SEU效应的有效性。