基于电场分布的CMOS互连系统电容模型和电路设计优化研究

高速发展的CMOS集成电路技术给互连系统（BEOL interconnect）的设计带来了巨大的挑战：互连系统的延时难以跟上CMOS器件速度的提高，其功耗占整个芯片功耗的比重也越来越大，在65纳米及以下，由它带来的信号完整性问题将成为决定电路性能的瓶颈之一。准确和高效的提取CMOS互连系统的寄生参数对于集成电路设计是至关重要的，现在急需一个能兼顾准确性，效率和灵活性的，求解互连系统寄生参数的简约解析模型 （compact model）。基于此，我们提出"基于电场分布的CMOS互连系统电容模型和电路设计优化研究"项目，争取在2-3年内，在对CMOS互连系统导线间的电场分布进行分析和有效划分的基础上，建立CMOS互连系统的简约解析电容模型，实现电路设计的优化。该模型应能针对不同导线和电介质层尺寸大小以及最新的互连技术，如铜扩散阻挡层，空气间隙技术等求出相应的解，并能被嵌入到各种电路模拟系统中。