新型非二进制量化算法的高速逐次逼近ADC技术研究

As the interface block in system on chip (SOC), ADC has been the international focus all the time. With the decrease of process critical dimension, successive approximation register (SAR) ADC has been very popular by now because of its simple structure. How to improve the speed is one of the huge challenges while researching on SAR ADC. First of all, in this project, the conventional binary quantization algorithm of SAR ADC will be analyzed and the restriction of ADC’s speed and accuracy will be found in conversion. Then the novel non-binary quantization algorithm will be proposed, which can improve ADC’s speed by introducing redundancy to relax the requirement of setting accuracy. On this basis, an integer-based arbitrary radix design methodology is proposed to avoid the use of fractional value capacitors. The optimization design method of the critical system parameters is also presented to improve the ADC’s performance as much as possible. Meanwhile, in order to realize a high speed high resolution SAR ADC with small capacitor, a new digital background calibration technique is developed which correct the digital weights of all unit capacitors in the DAC. At last, the novel algorithm will be applied to SAR ADC structure, so as to construct novel ADC system architecture with new DAC cell and encoding conversion circuit. And the effectiveness of this novel ADC system will be verified by integrated circuit design and fabrication in foundry.

作为片上系统（SOC）的接口，ADC一直是国际关注的热点。随着工艺特征尺寸不断降低，逐次逼近（SAR）ADC因结构简单已成为目前研究的焦点。然而，转换速度是制约SAR ADC快速发展的主要瓶颈之一。本项目通过分析传统二进制量化算法对SAR ADC速度的制约，提出新型非二进制量化算法，引入冗余量来放宽系统对信号建立精度要求，提高ADC转换速度。基于此，提出基数可变的整数权重非二进制量化算法及优化方案，避免使用分数电容并优化系统关键参数，旨在最大程度改善ADC性能。接着，开发新型数字后台校正技术，对DAC所有单位电容在数字域进行校正，使小尺寸电容可在高精度SAR ADC中应用，进一步提高转换速度。最后，通过开发新型DAC模块和编码转换电路，构建新型ADC系统架构，并通过芯片设计与流片实验来评估算法架构的有效性。

随着工艺特征尺寸的不断降低，逐次逼近型（SAR）ADC因结构简单已成为目前研究的焦点。如何提高速度和精度，是研发SAR ADC所面临的巨大挑战。.本课题通过分析传统二进制量化算法，发掘其在量化过程中对SAR ADC速度和精度的制约，进而研究新型非二进制量化算法，通过引入冗余量来放宽系统对信号建立精度要求，缩短建立时间，提高了ADC速度。同时，提出了基于整数权重的可变基数非二进制量化优化算法，避免使用分数电容并优化系统关键参数。在此基础上，开发了新型数字后台校正技术，对构成DAC的所有单位电容在数字域进行校正，以便用较小单位电容实现高精度的SAR ADC。.经课题攻关，团队顺利完成了非二进制量化算法和数字校正算法的理论分析、建模优化、架构和电路设计、芯片加工和测试验证。基于建模设计和测试验证，团队一方面确认了非二进制量化算法为DAC不完全建立提供冗余量，可有效改善传统SAR ADC速度；另一方面，验证了所提出的数字后台校正算法，将fF数量级CDAC单位电容的工艺失配降低，可满足12位精度以上的ADC设计要求。相关成果可应用于实现高速高精度的低功耗SAR ADC。同时，由于不受电容失配的束缚，ADC版图可做成细窄形状，适用于时间交织ADC中的通道ADC设计。.本课题在国家自然科学基金支持下取得了丰硕的成果，发表相关论文8篇，其中包括5篇SCI期刊论文和3篇国际会议论文，均标注了基金编号。申请专利3项。培养的2名研究生、2名博士均已毕业，其中一名博士已留校任职，并于今年9月到荷兰代尔夫特理工访学；另一名博士2015年送往美国UT Dallas联合培养1年。参加国际会议5次，包括ISSCC、ASSCC、ICSICT三次国际A类或B类会议，并做分会报告3次。其中，项目团队成员代表我校和UT Dallas学校在2017年国际顶级固态电路会议ISSCC上做了分会报告。