极低功耗SoC芯片超级动态电压调节关键技术研究

随着SoC芯片对低功耗的要求越来越高，如何最大限度的降低功耗已成为集成电路设计领域亟待解决的关键问题。超级动态电压调节（UDVS）思想是动态电压调节技术向亚阈值区的延展，通过在工作频率低的时候将电源电压降低到亚阈值区，可以大幅度降低芯片功耗，在低功耗方法中具有显著优势。本项目研究UDVS理论,探索适用于超大规模集成电路的亚阈值基本电路的构造方法；建立普适的电路最优化能耗模型，为UDVS电路设定最低工作电压下限；研究将开环控制与闭环控制相结合的自适应电源电压调节方法；同时，针对超深亚微米集成电路的延时特性易受工艺偏差和环境扰动的影响，设计片上错误监测电路将检测结果反馈给电压调节单元以调节VDD来补偿这种影响。此外还研究了可以快速锁定的数字锁相环为芯片快速稳定的调节系统时钟。在以上研究基础上构建低功耗SoC设计平台，可在极宽的电压范围内根据工作负载调节频率和供电电压，从而极大的降低芯片功耗。

目前SoC芯片对功耗要求越来越苛刻，如何最大限度的降低功耗成为集成电路设计领域亟待解决的关键问题。超级动态电压调节（UDVS）思想是动态电压调节技术向低电压区的延展，通过在芯片低负载时将电源电压更大程度的降低（甚至低至亚阈值区）来大幅度降低芯片功耗，在低功耗方法中具有显著优势。但是低电压和超深亚微米下电路的延时特性受电源波动、工艺偏差和温度变化（PVT）的影响巨大，甚至会造成电路工作状态出错。因此，项目研究了超级动态电压调节理论和电路实现方法，针对UDVS和先进工艺下延时波动大的问题，提出了新的片上时序监测电路用来实时监测电路的时序是否出错，并将检测结果反馈给电压调节单元以调节供电电压来补偿这种影响；并将开环控制与闭环控制相结合设计了自适应电压频率调节方案，攻克了在较大电压范围内根据芯片的实际工作情况自适应调节电路工作电压的关键技术，最大程度的降低了由于PVT影响带来的时序余量，从而有效降低了SoC芯片的功耗。..项目的核心内容包括：1）建立了一套最优化能耗模型来寻找数字电路的最低工作点，用以指导UDVS电压调节的范围；2）设计了适用于UDVS的基本电路单元，并通过建库工具建立了符合标准数字电路设计规范的完整的标准单元库；此外还设计了低功耗关键电路，例如自适应耦合触发器和具有零稳态电流的上电复位电路；3）提出并设计了两种类型的电路延迟特性监测单元：带自恢复功能的原地监测单元和基于复制关键路径的在线监测单元，并设计实现了相应的自适应电源调节方法；4）提出并设计了适用于UDVS系统的快速锁定数字锁相环电路；5）构造了两套应用UDVS技术的低功耗SoC设计平台验证UDVS关键技术，其中基于复制关键路径的CPU系统的调节效果明显，在25℃、TT工艺角下相比于未用电压调节的恒定1.2V CPU系统节省了38.27%的功耗，FF工艺角节省42.22%；此外，以三级流水线乘法器为主体的自适应电压调节系统在25℃、TT工艺角下节省了32.61%的功耗，FF工艺角节省47.94%。..项目超额完成了立项指标，累计在国内外期刊和学术会议上发表SCI论文10篇，EI论文12篇；申请中国发明专利10项、美国发明专利2项；授权中国专利4项；获江苏省科技进步奖1项。参加国际学术会议数次，协助培养博士研究生2名、硕士研究生8名。