基于STT-MRAM的三维片上多核系统缓存低功耗设计方法研究

As predicted by Moore's law, transistor integration density doubles approximately every two years. High integration density makes power consumption a big challenge for MPSoC designers. By stacking STT-MRAM atop processor layer through 3D integration, leakage power can be reduced dramatically. However, STT-MRAM writing is a power and time consuming procedure。 Therefore, STT-MRAM based on-chip cache design requires novel low power design techniques to reduce dynamic power consumption. In this proposal, we explore the low power design opportunities for STT-MRAM based cache hierarchy of 3D MPSoCs. Firstly, we take advantage of STT-MRAM write energy's dependency on temperature, and propose thermal-aware write energy optimization. Then, we propose several novel refresh techniques from thermal, process variation and data access property perspectives to save dynamic power incurred by small STT-MRAM storage cell refreshing. At last, we exploit the emerging multi-level STT-MRAM cell to build the cache hierarchy of 3D MPSoCs. We propose an adaptive configuration technique to switch storage cell between 1-bit and 2-bit storage mode according to the running application characteristics, such that write power and cache access performance can be improved.

根据摩尔定律，晶体管集成密度约每两年翻一番。高集成度使得功耗成为片上多核系统设计人员面临的一大挑战。通过三维集成技术将STT-MRAM与处理器集成在一起，可以大大降低静态功耗。然而，STT-MRAM的写操作是一个费时且耗能的过程，因此基于STT-RAM的片上缓存架构设计需要新的低功耗设计技术降低动态功耗。本项目主要研究基于STT-RAM的片上缓存的低功耗设计技术，降低动态功耗。首先，利用STT-MRAM写能耗和温度的依赖关系，提出利用片上温差的三维多核处理器STT-MRAM缓存写能耗优化技术。然后，分别从温度、工艺偏差和数据访问属性的角度出发提出了新的数据刷新技术用以降低小尺寸STT-MRAM的刷新能耗。最后，利用新兴的Multi-level STT-MRAM存储单元搭建三维片上多核系统的缓存,提出了一种根据所运行的应用动态切换存储模式的自适应配置技术，降低访存能耗并提升访存性能。

随着大数据和云计算的兴起，应用程序对存储容量的需求不断增加。与此同时，片上高速缓存（Cache）的容量也快速增长，以缓解“存储墙”带来的性能瓶颈。然而，大容量片上缓存导致芯片的静态功耗显著增加。自旋转移矩磁存储器（STT-MRAM）作为一种新兴存储技术，具有读取速度快、低功耗和非易失等特点，非常适合于替代SRAM作为片上高速缓存。然而，STT-MRAM的写入能耗显著高于SRAM。因此如何优化STT-MRAM的写能耗成为一个亟待解决的问题。.我们的研究课题主要围绕STT-MRAM的低功耗设计技术开展研究。首先，我们研究利用片上温差，在不同温区施加不同的写入电流，并优化片上缓存数据的替换策略，以降低缓存写入能耗。实验结果表明，我们的方案可以提升7%的性能，减少22%的写能耗。在开展该项内容研究过程中，我们还扩展了已有的仿真工具NVSim，使其支持垂直磁各向异性STT-MRAM，提出了衬底偏压技术补偿由于温度变化导致的读取错误等。其次，第二项的研究内容进展不顺利，未能达成预期目标。由于前期文献调研不充分，漏掉重要相关文献。该工作与一项相关工作高度重合。之后曾试图在前人基础上有所突破创新，但最终未能达到预期工作目标。在研究过程中，该研究内容改为研究工艺偏差和环境因素对STT-MRAM保持时间的影响，并初步取得一定研究成果。最后，第三项研究内容达到预期目标。我们提出一种多比特位的STT-MRAM存储单元设计，利用基于“时间窗”的方法实现多比特数据的读取。实验结果表明，与之前存储单元设计相比，读能耗可以降低一半以上。在此工作的基础上，我们又提出一种利用参考单元数据互补性的多比特存储单元设计，并利用该存储单元实现多模式存储。可以根据应用程序的特点在不同存储模式间作切换，提升访存性能并降低系统功耗。.通过该课题的研究，我们对STT-MRAM低功耗设计技术做出了有价值的探索，说明STT-MRAM替代SRAM作为片上大容量高速缓存是完全可行的，写功耗过大的问题是可以有效解决的。