基于片上网络的多核处理器片上存储系统优化技术

多核处理器是计算机系统结构发展的必然趋势，受到了学术界和工业界的热捧。但是多核处理器的处理速度和存储器的访问速度存在着很大的差距，导致了严重的存储墙问题，直接影响了多核处理器的性能。本项目拟利用多核处理器片上网络的全局管理优势，提出基于片上网络的多核处理器片上存储系统的优化策略和方法，提高片上Cache的利用率，最大限度地利用片上存储层次来减少片外存储器的访问次数，降低远程数据的访问延迟，旨在解决多核处理器的存储墙问题，进而提高多核处理器系统的整体性能。本项目拟采用软硬件协同的设计思想，具体研究Cache的网络迁移技术、Cache的网络复制技术、地址空间的网络映射技术、生命周期敏感的Cache管理技术、一致性协议的协同优化等关键技术。本项目的研究对于解决多核处理器的存储墙问题、提高多核处理器的整体性能具有重要理论和实践意义。

在多核处理器中，片上集成了多个处理器内核，随着处理器规模的增大，对片外存储器的访问需求和竞争会更加严重，片外存储器访问会成为多核处理器系统的一个关键瓶颈。为了增加片上存储层次的容量，片上最后一级Cache通常采用分布式共享的模式。但随着多核处理器规模的增大，由于数据分布和共享模式等问题，远程数据的访问延迟会越来越大，这就会对多核处理器的性能产生很大的影响。. 本课题利用片上网络的全局管理优势，提出基于片上网络的多核处理器片上存储系统的多种优化技术，如Cache的复制技术、Cache的迁移技术、地址空间的网络映射技术、一致性协议的优化技术等。这些技术对片上Cache进行有效管理，提高片上Cache的资源利用率，减少片外存储器的访问次数，降低远程数据的访问延迟，旨在解决多核处理器的存储墙问题，进而提高多核处理器系统的性能。主要成果有：.（1）提出支持高速缓存一致的片上网络结构，将一致性协议与片上网络结合，实现计算与通信的分离；并提出网络牺牲Cache，减少片上访问延迟。.（2）提出细粒度片上Cache替换算法，将双端插入策略中的插入概率进一步细分，根据数据访问特征选择不同的插入概率，从而提高Cache的性能，减少片外访问次数。.（3）对片上缓存管理技术，提出距离敏感的Cache复制技术，减少数据访问距离；根据末级Cache 中的数据访问特征，对末级Cache 中的数据放置策略进行了优化；通过曲线估计的方法获得准确度较高的整个片上Cache命中曲线，对Cache进行容量划分。.（4）提出减少片外写操作的存储优化技术，研究对PCM写操作优化机制，降低访问的延迟和功耗；提出抗磨损的PCM与SRAM混合Cache结构，延长PCM的使用寿命。.（5）提出可扩展的缓存地址映射技术，在有片上Cache模块出错时，可对片上缓存地址空间进行配置，保证片上地址空间的完整。.（6）已发表论文22篇，其中SCI收录2篇，EI收录18篇，国家发明专利7项。培养研究生15人，博士11名，硕士4名。