精确快速的结构级软错误量化关键技术研究

With the IC process continue to shrink, the higher soft error rate and complex pattern of multiple cell upsets (MCU) brings increasingly challenge to system-on-chip design. Existing methods to quantify soft error in processor architecture, like Fault Injection (FI) and Architecturally Correct Execution (ACE), are incapable to provide fast and accurate guidelines for fault-tolerant microprocessor design for their long evaluating time or low result accuracy. To solve these problems, this proposal presents a novel architecture-level analysis frame to calculate architectural vulnerability factor (AVF) of soft error in microprocessor. By modeling logic masking effect of soft error in memory based components by program instruction profiling and establishing vulnerable ACE state transition diagram with probabilistic graphical model (PGM), our method can provide precise and rapid quantitative soft errors evaluation for specific memory components in microarchitecture. Compared with the existing similar methods , the advantages of this research is reflected in: 1 ) a comprehensive analysis of soft error propagation effects and masking effects in the storage unit combined with unified formal description of both Single Bit Upset (SBU) and MCU fault models to provide a substantial increase the accuracy of the AVF results ; 2 ) the introduction of probabilistic graphical modeling approach to solve numerous ACE state relation processing, combined with specific scenario based analysis to develop a reasonable model simplification mechanisms to effectively accelerate the large-scale PGM inference, which is a good guarantee of quick and accurate AVF results in the key memory components such as register files and L1 caches.

随着集成电路工艺尺寸的不断缩小，更高的软错误率和复杂的多位翻转模式对芯片设计带来的挑战日益严峻。目前针对处理器结构的软错误量化方法存在评估过程耗时过长和量化结果精度过低的问题，难以为高可靠微处理器提供精确快速的容错设计指导。针对这些问题，本课题提出了一套面向微处理器架构的软错误量化评估方案，通过程序指令分析获得错误逻辑屏蔽关系，以此建立关键存储结构的敏感状态概率转换图，并利用概率图模型实现特定部件的软错误量化指标的精确快速计算。与现有类似方法相比，本课题研究的优势体现在：1）全面分析了软错误在存储部件中的传播效应和屏蔽效应，结合涵盖"一位翻转"和"多位翻转"错误模型的统一形式化描述方式，使得评估结果的精度大幅提高；2）将概率图建模方法引入软错误量化分析中，结合应用场景分析制定了合理的模型化简机制，有效加速了大规模变量情况下的边缘概率求解，从而保证了关键存储部件的精确软错误量化值的快速获取。

针对传统故障注入与ACE软错误量化方法的在速度和精度难以权衡的问题，本课题提出了面向复杂处理器系统的完整软错误敏感性量化分析框架，包括以下三个方面：.1）在现有ACE方法基础上，提出面向单核处理器的一位翻转故障概率图模型构建与推理方法、多位翻转故障的直方图边界模型、面向处理器结构众核片上网络的基于PRP的并发注入量化方法和面向MCU的预分析加速注入统计方法，通过全面的指令内和指令间故障传播定义和高效的故障关联推理方法，针对各类应用场景在精度和速度方面取得了较好的权衡；.2）在概率图分析模型的基础上，提出了基于集合操作的软错误形式化表征及基于图的寄存器窗口分析方法GBMW，以形式化方式定义了完整的故障屏蔽和传播行为，获得了体系结构敏感度（AVF）的多阶分析结果，且分析时间保持在同一量级；以敏感度分析结果作为依据指导基于纠错码(ECC)的寄存器部分加固架构S-Shield，在基本保持加固效果的前提下，有效降低了面积开销；.3）针对ACE方法无法分析系统部件与系统失效对应关系的不足，提出了基于全系统故障注入仿真的贝叶斯网络故障诊断模型与LSTM参数预测模型，能够对复杂系统进行自动故障注入模拟和数据采集，通过少量观测数据实现对系统失效模式的高精度预测。.基于以上研究内容，本课题构建了完整的处理器系统软错误量化体系，综合运用图模型、贝叶斯网络、深度学习网络等分析方法，能够对常规或加固系统的部件AVF和失效模式进行全面分析和预测，有利于对系统设计早期可靠性评估和验证提供有效支撑。