系统级封装互连的信号完整性问题研究

在集成电路产品轻薄短小需求的带动下，微电子封装正向小型化、高速、高密度和系统化的方向发展,系统级封装技术（SiP）也从小范围内应用的特殊技术发展成为对集成电路产品有广泛影响的高质量的技术。然而，随着集成电路工作频率和工作速度的不断提高，其波长与封装的几何尺寸相当，信号完整性已经成为SiP设计时必须主要考虑的因素之一。本课题主要研究系统级封装中信号完整性问题产生的机理、表现规律、随系统结构变化的敏感参数及其对系统级封装综合性能的影响，建立SiP中电磁场分析模型和一个能兼顾准确性、效率和灵活性的求解SiP互连系统寄生参数的简约解析模型，并通过设计实现和实物测试对模型的有效性进行验证，为提高系统级封装的电性能提供优化设计的理论依据和技术方案。

本项目执行期限为2011年1月-2012年12月，项目主要研究高频高速集成电路封装中的信号完整性问题，以减小封装寄生参数对高频高速集成电路性能的影响，为提高封装的电性能提供优化设计的理论依据和技术方案。项目执行期内共发表相关学术论文8篇，其中已经发表1篇SCI收录，4篇EI收录和1篇中文核心期刊论文，1篇SCI源刊论文；申请国家发明专利1项；培养已毕业硕士研究生2名，3名在读硕士研究生，1名在读博士研究生；参加在华召开的国际会议9人次，邀请国外专家来华访问1人次；可推广成果3项，已推广1项，获得经费1.5万元。.项目组成员经过两年的努力工作取得了一定的成果，主要完成的工作有：1）研究了基于S参数反演法的封装基板电特性参数提取方法及基板材料电学参数随频率的变化关系，提出了一种基板过孔等效电路模型及模型参数提取、测试验证方法。2）建立了基于QFP、QFN和BGA封装形式的三维多层异质封装互连结构模型，在频域仿真分析了标准封装结构的高频电学性能，针对实际芯片通过优化封装结构提高了封装的高频特性，并实际制作测试验证了技术方案的可行性和有效性，总结了减小封装结构寄生参数的理论依据。3）建立了封装结构的RLCM等效电路模型，在时域仿真分析了封装互连结构引入的信号延时、串扰和同步开关噪声等信号完整性问题，针对不同封装类型的互连特点和实际芯片，通过加埋入式去耦电容、优化互连几何参数等方法减小了封装互连对系统封装信号完整性的影响，并实际制作测试验证了所提方法的可行性和有效性。4）面向封装互连设计了测试结构，研究并比较分析了同轴和非同轴环境下的高频S参数测试校准方法以及测试结构去嵌入方法。