基于bug效应量化分析的功能验证技术

设计验证是整个集成电路设计流程中开销最大的一个环节。模拟方法由于具有良好的可扩展性，一直以来在业界都有广泛应用。发现设计中的bug是模拟验证的主旨之一，然而已有的模拟验证技术大多没有考虑这方面的问题。本项目拟从概率角度对设计的相关特性，尤其是bug影响下的内部信号特性进行研究，提出bug效应量化分析方法；在此基础上，分析难达/难观测源并提出可验证性设计技术，包括基于低观测源分析的内部观测点筛选技术、降低时序深度的wrapper生成技术，以降低芯片设计的验证难度；同时，研究量化分析方法指导下的多种验证技术的有机结合，提出半形式化的激励自动生成技术，以产生高效而精简的激励集来检验芯片设计的功能。通过本项目研究，最终形成基于bug效应量化分析的功能验证技术体系，以保证超深亚微米工艺下芯片设计的高质量，为降低传统模拟验证方法的盲目性、缓解超深亚微米工艺下集成电路的设计验证瓶颈等提供方法和核心技术。

设计验证已经成为整个集成电路设计流程中开销最大的一个环节。本项目从bug效应量化分析的角度入手，研究了集成电路设计验证中的多项关键技术，包括量化分析、激励生成、抽象建模、错误注入等等。通过本项目研究，共形成了三项代表性成果。..第一、提出了针对难达状态的激励生成技术。通过建立马尔可夫模型来建模处理器的指令集体系结构，保证所生成向量的功能合法性。一方面通过优化马尔可夫模型中有向边的权重的动态调整策略，提高向量生成的效率，另一方面通过提取难达状态相关逻辑的数据依赖图来建立抽象模型，并采用分割策略以取得抽象模型规模与抽象信息处理能力之间的折中。实验结果表明，相比于已有的抽象引导的模拟向量生成方法，能够将所生成的向量长度缩短大约一个数量级。..第二、研发了设计错误注入的基础研究平台。平台支持的错误模型是从实际的错误中抽象和提炼出来的，包括变异测试等设计错误模型，固定型故障等制造缺陷故障等等。此平台通过模型化错误的注入模拟真实错误的行为，可更为精确的评判验证工作的质量，从而为验证质量评估和激励生成等研究工作提供有力支持。同时，我们提出了用于集成电路验证的静态检测方法，并实现了一个数字集成电路设计错误的静态检测系统，旨在尽早且快速地检测数字集成电路设计中特定类型的功能错误，例如状态机死锁问题、内部信号的三态问题、异步状态机问题等。..第三、提出了定时错误相关的电路结构分析方法，能够在考虑可测试性的基础上，快速计算通路相关性。首先，我们提出了加速电路延迟计算的方法，通过在抽象电路上进行学习来加速调用SAT求解器猜测电路延迟的求解速度；其次，我们提出了全局可测关键通路集合的快速生成算法，通过四种策略来减少ATPG/SAT 求解器的调用次数，从而加速可测关键通路集合生成中的深度优先搜索过程。最后，我们提出了基于图划分的测试通路选择方法，以及基于集合交集估算的测试通路选择方法，在保证测试通路集合检测能力的基础上极大降低了测试通路选择的时间。..经过本项目研究，提出了集成电路验证中的多项关键技术，缓解了深亚微米工艺下集成电路的验证瓶颈。到项目结题为止累计发表学术论文11篇，其中包括SCI论文2篇、EI/ISTP论文7篇，已录用学术论文1篇，申请专利2项和软件登记1项。