面向忆阻神经网络的多值存储漂移特性及器件电路协同优化技术研究

This project is aimed at the application of MLC memristor in neuromorphic computing application, focusing on the resistance drift characteristics of MLC memristor. Using PVD and ALD to prepare multilayer thin resistive films, design different device structures, analyse the microscopic mechanism of the film and its multi-value storage characteristics. A novel self adaptive write circuit design method is proposed to further improve the performance of the device and reduce the write time and power consumption. We will first study the influence of different doping and materials on the switching characteristics of resitive thin films. The mechanism of the resistive thin films and the law of structure will be investigated to optimizes the reliability of MLC and endurance of memristor. Secondly, with the help of ALD and PVD process, the process of thin films can be optimized. The influence of microstructure, content of doping elements and annealing process to the MLC properties will be explored, especially on resistance drift mechanism explanation. Finally, combining the circuit design technology, a novel write circuit which can reduce the write time and power consumption is proposed to improve the reliability and performance of memristor which is suitable for neuromorphic computing applications. This research has important enlightenment and reference significance for memristor in neuro network applications.

本项目面向与Si基CMOS工艺兼容的新型多值忆阻器在神经形态计算的应用研究，重点关注多值忆阻器的阻值漂移问题。利用PVD、ALD制备多层薄阻变膜，设计不同的器件结构，重点研究薄膜的微观机理及其多值存储特性，同时通过引入抗工艺波动，自适应调节写激励的创新电路设计方法，进一步提升器件的多值存储性能，同时降低了写操作时间及功耗。项目首先通过研究不同阻变薄膜叠加对多值特性的影响，探索阻变薄膜微观机理及规律，同时优化工艺流程，提高薄膜多值存储的稳定性与耐久性。其次通过设计不同的器件结构，研究阻挡层、退火工艺等对阻变薄膜多值特性的影响，通过测试，探究阻值漂移的物理机理。最后，结合电路设计技术，针对器件的多值存储设计低延时、低功耗的写操作电路，为开发应用于神经网络的忆阻器件提供工艺和电路设计指导，具有重要的研究价值。

在本项目的支持下，项目组重点围绕多值存储漂移特性及器件电路协同优化技术展开了系统的研究，并在嵌入式存储领域取得了一系列成果，取得的主要进展包括：（1）筛选出了TiN作为多值存储器件的电极材料，并研究了退火温度对器件性能的影响，最终实现了生成线的集成，同时将研究重点放在了操作算法对多值器件的影响规律及配套电路设计上，提出电流型驱动电路对阻变单元导电细丝形状的调控进而影响存储单元的可靠性的物理机理，开发了配套的自适应写电路，成果验证了其对多值器件性能优化的有效性。（2）提出基于1T2R单元的层次化位线阵列架构，突破了嵌入式RRAM集成密度限制；在中芯国际标准CMOS 工艺平台上成功实现量产，相关IP 授权给华澜微电子公司用作新一代SoC芯片设计。（3）揭示了操作算法及写驱动电路对RRAM可靠性的影响规律，提出了动态自适应写操作电路与动态可重构读参考电路，解决了先进工艺节点RRAM的可靠性与稳定性难题，在中芯国际14nm FinFET工艺平台上成功研制了世界上首颗14nm RRAM 芯片。（4）针提出了基于多值RRAM保持时间的物理熵源映射和提取方法，设计了RRAM随机熵源高效提取电路，研制了多颗硬件安全芯片，解决了硬件安全芯片高效性和稳定性难以兼顾的难题，拓展了 RRAM 的多元化应用。国网智芯，华澜微等单位基于开发的嵌入式RRAM存储模块进行了应用合作研究。基于上述的研究成果，本项目在 IEEE TCASII、VLSI、ISSCC、IEDM等期刊/会议发表论文10篇（项目标注论文），申请发明专利5项。在项目执行过程中，项目负责人获得自然科学基金委优秀青年基金资助，获得华为奥林帕斯先锋奖，入选2020年中科院青年创新促进会。