多值忆阻器及三值忆阻数字逻辑运算电路设计

Memristors(MRs) fabricated by the HP lab have great application potential in such fields as non-volatile memory, neural networks, large scale integrated circuits and nonlinear networks by virtue of the non-volatile characteristics, synaptic characteristics and nanoscale size of MR. The current research is limited to binary and continuous characteristics of MR, however, multi-value MRs have important application value in the field of multi-value digital logic circuit and control. In order to explore the multi-value characteristics and potential applications of MR, this project intends to propose the notion of multi-value MR and give its general method of mathematical modelling. In this way, the ternary mathematical model of HP MR is established, and its equivalent circuit and software cell models are designed, which provide the theoretical model for researching on multi-value MRs. Based on this research, a design method of ternary digital logic circuit is proposed. Based on this method, the basic gate circuit of ternary digital logic and its application circuit are designed, which solves the problems like complex structure and low running efficiency brought by binary logic device in realizing multi-valued digital logic circuit. The chaotic circuit based on HP ternary MR is designed to explore the unique dynamic characteristics of multi-value MR circuit and reveal the potential application value of multi-value MR in nonlinear circuits. This project is expected to provide new theoretical methods and basis for MR research and its application in digital logic circuits and nonlinear circuits.

HP忆阻器凭借其非易失性、突触特性及纳米尺度等优势，在非易失存储器、神经网络、大规模集成电路及非线性电路等领域具有巨大的应用潜力。目前的研究仅限于忆阻器的二值和连续特性，但多值忆阻器在多值数字逻辑电路及控制等领域具有重要的应用价值。为探索忆阻器的多值特性及其潜在应用，本项目拟提出多值忆阻器的概念及其数学建模一般方法，建立HP忆阻器的三值数学模型，设计其等效电路及软件细胞模型，为多值忆阻器的研究提供理论模型；基于HP忆阻器的三值模型，提出一种三值数字逻辑电路的设计方法，基于该方法设计三值数字逻辑基本门及其应用电路，解决二值逻辑器件在实现多值数字逻辑电路时带来的结构复杂、运行效率低等问题；设计基于HP三值忆阻器的混沌电路，探索多值忆阻混沌电路的独特动力学特性，揭示多值忆阻器在非线性电路中的潜在应用价值。本项目的工作预期对忆阻器的研究及其在数字逻辑与非线性电路中的应用提供一种新的理论方法与基础。

HP忆阻器凭借其非易失性、突触特性及纳米尺度等优势，在非易失存储器、神经网络、大规模集成电路及非线性电路等领域具有巨大的应用潜力。目前的研究仅限于忆阻器的二值和连续特性，但多值忆阻器在多值数字逻辑电路及控制等领域具有重要的应用价值。为探索忆阻器的多值特性及其潜在应用，本项目提出了多值忆阻器的概念及其数学建模一般方法，得到了对多值忆阻器特性造成影响的因素及其影响机制，建立了HP忆阻器的三值数学模型，设计其等效电路及软件细胞模型，为多值忆阻器的研究提供理论模型；通过研究二值忆阻器串并联特性，给出了一种采用二值忆阻器实现三值忆阻器和多值忆阻器的方法，该方法在现阶段三值忆阻器尚未制备成功的阶段，为三值忆阻器的应用提供了可行方法。基于HP忆阻器的三值模型，提出一种三值数字逻辑电路的设计方法，该方法是一种无需级联即可实现以忆阻值为逻辑变量的三值数字逻辑基本门电路和复合逻辑门电路，解决二值逻辑器件在实现多值数字逻辑电路时带来的结构复杂、运行效率低等问题，也为存算一体高效逻辑电路设计提供了解决方案；设计了基于三值忆阻器的忆阻交叉阵列，给出了相应的阵列复位和读写电路，实现了三路二值信号的编码-存储-译码功能，为二值逻辑电路和三值逻辑电路之间搭建了桥梁，为二值逻辑向三值逻辑应用的过渡提供了理论和实现基础。此外，给出了基于二值忆阻器实现三值数字逻辑电路的方法，为三值数字逻辑电路设计提供了可行方法。设计了基于HP三值忆阻器的混沌电路，以探索多值忆阻混沌电路的独特动力学特性，借助于三值忆阻器超混沌系统得到了一种兼备安全性和高效率的图像加密算法， 揭示多值忆阻器在非线性电路中的潜在应用价值。本项目的工作对忆阻器的研究及其在数字逻辑与非线性电路中的应用提供一种新的理论方法与基础。