极大规模集成电路片上供电网络仿真及优化

随着集成电路工艺的发展和高性能低功耗芯片的需求，供电网络设计面临新的挑战。芯片供电电压降低而电流增大、工作频率提高造成电感效应明显、供电网络规模和线宽增大占用更多的布线资源、多供电电压和多域值电压的使用造成供电网络结构复杂等等，都给芯片供电带来新的问题，供电网络设计已经成为极大规模集成电路设计的关键。本课题主要研究：供电网络的噪声分析和降噪问题；考虑芯片封装寄生参数和互连电感的供电网络设计方法；芯片供电网络早期规划的自动化问题。从设计方法学和物理设计流程上对供电网络分析和优化方法进行研究；从理论和实际上对供电网络自去耦电容问题、封装电感去耦合问题及与布图规划相结合的供电网络早期规划问题进行探讨；突破传统方法必须通过复杂分析才能评价供电网供电性能的瓶颈，探讨供电网的几何构型与供电性能之间的直观规律。形成一套较为系统的供电网络自动设计方法和算法软件。