高能效FPGA高层次综合研究

With the rapid development of programmable device in chip capacity and computational power, FPGA has gradually became a system-level platform device, and it is more and more widely used as an accelerator in computation-intensive domains. Applications in these domains often use complex algorithms. Considering both the increasing design complexity and the desire of fast development process, it is not affordable for modern FPGA designs to use design methodology based on hardware description languages. High-level synthesis raises the level of abstraction beyond register transfer level, and as a result it greatly improves design productivity. FPGA high-level synthesis is increasingly recognized to be the key to the “productivity gap” problem. In our preliminary work, an energy-efficient FPGA high-level synthesis tool, ArchSyn, was developed. This project will focus on i) modeling and optimization algorithms of code transformation, and ii) architecture and power consumption optimizations of configurable processing element based on our previous work. It will improve the energy efficiency of our FPGA high-level synthesis tool, and it has important research and practical value to the "productivity gap" problem.

随着可编程器件在芯片规模和运算能力方面的快速增长，FPGA已逐步发展成为一种系统级平台芯片，被作为加速器越来越广泛地应用于计算密集型领域。这些领域中的应用普遍使用复杂的算法，而高复杂度设计和快速设计开发需求之间的矛盾使基于硬件描述语言的FPGA设计方法面临巨大的挑战。高层次综合通过提供高于寄存器传输级的设计抽象层次，能够大大提高设计开发效率，被越来越广泛地认为将是解决FPGA设计效率问题的最有效途径。前期工作中，申请人已研发了高能效FPGA高层综合工具“雅芯”（ArchSyn），本项目将在前期工作基础上，通过对高层次综合中的两个核心问题：1）代码优化建模及算法、2）可配置处理单元结构及功耗优化的研究，提高FPGA高层次综合工具的能效，突破FPGA高层次综合中的关键技术，对解决高设计复杂度与快速设计开发需求之间的矛盾具有重要的理论意义和实用价值。

随着可编程器件在芯片规模和运算能力方面的快速增长，FPGA已逐步发展成为一种系统级平台芯片，被作为加速器越来越广泛地应用于计算密集型领域。这些领域中的应用普遍使用复杂的算法，而高复杂度设计和快速设计开发需求之间的矛盾使基于硬件描述语言的FPGA设计方法面临巨大的挑战。高层次综合通过提供高于寄存器传输级的设计抽象层次，能够大大提高设计开发效率，被越来越广泛地认为将是解决FPGA设计效率问题的最有效途径。本项目将在前期工作基础上，通过对高层次综合中的两个核心问题：1）代码优化建模及算法、2）可配置处理单元结构及功耗优化的研究，提高FPGA高层次综合工具的能效，提出了面向深度约束的FPGA基本逻辑单元映射新算法，降低映射后的电路功耗。这些研究成果对突破FPGA高层次综合中的关键技术，对解决高设计复杂度与快速设计开发需求之间的矛盾具有重要的理论意义和实用价值。