自动识别自定义指令提高高层次综合效率的研究

As the applications are becoming more and more complex, high-level synthesis has been widely used for hardware design in electronic design automation community. Researches show that the identification and the use of custom instructions in high-level synthesis may improve the performance or reduce area (resources). However, the previous researches identify custom instructions during the process of high-level synthesis. Hence, the key algorithms in high-level synthesis are accordingly modified. Moreover, these researches identify custom instructions just under some specific constraints or only satisfying unique design objective. This project studies how custom instructions can be efficiently identified without modifying algorithms in high-level synthesis, while satisfying different constraints and taking into account different design objectives. The project involves the following parts: transformation from source code to control data-flow graph; enumerating subgraphs (graph representation for custom instruction) under different constraints, selecting subgraphs in terms of different design objectives and source code regeneration. The aim of this project is to improve the effectiveness of high-level synthesis: producing a design solution with higher performance and less area in a shorter time.

随着应用的复杂度不断增加，电子设计自动化领域越来越多地使用高层次综合来进行硬件设计。已有研究表明，在高层次综合背景下识别和使用自定义指令可以提升电路的运算性能或减少面积（资源）。但是，已有的研究是在高层次综合过程中识别自定义指令，因此需要修改高层次综合中的关键算法。而且，已有的研究所识别的自定义指令只能满足特定的约束条件或只能达到单一的设计目标。本课题研究如何在不修改高层次综合工具的前提下灵活、高效地识别和使用自定义指令。具体研究内容包括：源代码到控制数据流图的自动转换；如何在不同的约束条件下快速枚举子图（自定义指令的图形化表示）；如何根据不同设计目标选择最佳子图集作为自定义指令；自动生成包含所选择的自定义指令的新代码。通过本项研究，将使得高层次综合在更短的时间得到具有更好的运算性能和使用更少面积的电路设计方案。

随着半导体技术的飞速发展以及集成电路的复杂度不断增加，高层次综合越来越多的在电子设计自动化（Electronic Design Automation）领域当中使用。已有研究表明，在高层次综合背景下识别和使用自定义指令可以提升电路的运算性能或减少面积(资源)。此前的研究都是在高层次综合过程中识别自定义指令，因此需要修改高层次综合中的关键算法。本项目提出了在高层次综合过程开始前进行自定义指令识别的编译流程，该设计流程可适用于大部分的高层次综合工具(包括商业化的高层次综合工具和研究性质的高层次综合工具)，突破了现有研究必须在高层次综合过程中识别自定义指令的限制和克服了必须修改高层次综合过程中的调度、资源绑定等关键算法的缺点。此外，使用本项目的设计流程，高层次综合工具能够在更短的时间内产生 ASIC 或 FPGA 设计方案。针对已有的研究所识别的自定义指令只能满足特定的约束条件或只能达到单一的设计目标，本项目提出的子图枚举方法能够在更全面的组合约束条件下高效地枚举子图，所提出的子图选择算法可对多设计目的进行优化。项目最终构建和实现了能够自动从源代码中识别自定义指令的编译工具链，可使高层次综合在更短的时间里得到满意的电路设计方案、使得最终的电路设计具有更高的运算速度和使用更少的面积。