基于MAP的低复杂度LDPC译码算法理论和方法研究

In future development of communication technology, it is urgently needed to support multiple standard dual-mode or multi-mode decoder, but currently the research on Turbo/LDPC code dual-mode decoder is very limited. Therefore, the research on low-complexity LDPC encoding/decoding methods and Turbo/LDPC dual-mode decoding method will be conducted in this project. Firstly, the study will focus on LDPC code decoder which is based on TDMP algorithm, and Turbo code decoder based on parallel LogMAP decoding algorithm, in order to fully support the configuration of those parameters like code length, code rate, frame length and parallelism. Secondly, the study will be based on the MAP algorithm dynamic iteration stopping criteria, and under the premise of guaranteeing decoding performance, make the decoder less number of iterations, as well as carry out automatic compensation design of LDPC code based on the DDE theory. Thirdly, the research will extend the dynamic iteration of the optimized decoding method to the combined iteration of the dual-mode. Finally, an efficient SISO decoder which can support dual-mode decode could be developed based on the design of a configurable function unit (CFU) and data reorganization network unit. The design will take full advantage of resource sharing, which will make the resource consumption of dual-mode SISO arithmetic unit far less than the sum of that of LDPC code SISO processing unit and Turbo code processing unit for achieving the same function, and lower the complexity of the system as well.

未来通信技术的发展迫切需要支持多标准的双模或多模编译码器，目前关于Turbo/LDPC双模译码器的研究还非常有限。本项目将对低复杂度LDPC编译码方法和Turbo/LDPC双模译码方法进行研究。首先研究基于TDMP算法的LDPC码译码器和基于并行LogMAP算法的Turbo码译码器，可实现对码长、码率、帧长、并行度等参数的完全可配置。其次将对基于MAP算法的动态迭代停止准则进行研究，在保证译码性能前提下使译码器迭代次数更少，并基于DDE理论对LDPC码信息进行自动补偿设计。接着将优化的动态迭代扩充到双模下联合迭代中。最后在此基础上利用所设计的一个可配置功能单元（CFU）和数据重组网络单元开发一个可支持双模译码的高效的SISO译码器。设计时将充分利用资源共享，使得该双模SISO运算单元的资源消耗远小于实现相同功能的LDPC码SISO处理单元和Turbo码处理单元之和，降低了系统的复杂度。

未来通信技术的发展迫切需要支持多标准的双模或多模编译码器，本项目对低复杂度LDPC编译码方法和Turbo/LDPC双模译码方法进行了研究。.首先，采用兼有TDMP算法收敛速度快和NMS算法实现简单的TDMP-NMS算法实现了支持WIMAX标准所有码长和码率LDPC码译码的译码器。提出并采用一种适合于TDMP算法的动态迭代停止准则。本项目选定TDMP算法和Log-MAP算法作为LDPC码和Turbo码的译码算法，并将Turbo码的简化算法查表法应用于LDPC码，仿真结果表明，基于查表法的TDMP算法同样具有良好的译码性能。另一方面根据译码流程的相似性，创新性地提出一种共享存储方案。由于在同一时刻LDPC需存储的变量数目大于Turbo码，而LDPC需存储的变量总数小于Turbo码，若存储单元采用最大化设计，会造成资源的浪费。仿真结果显示，双模译码器的资源消耗远少于实现相同功能的LDPC码译码器和Turbo码译码器之和，计算模块的逻辑单元消耗减少了33%。译码器在LDPC模式存储单元最大占用率为52%，Turbo码为98%，与理论占用率的差距仅为5%和2%。方案设计的LDPC/Turbo双模译码器可支持802.16e的6中码率LDPC码的译码，可支持TD-LTE标准中码率为1/3，1/2的Turbo码的译码。. 其次，本项目结合查表近似法和最值近似法的优劣势，提出了对状态度量信息计算和外信息计算采取不同简化方式的MIX-log-MAP算法。由仿真结果可得，MIX-log-MAP算法性能相对于MAX-log-MAP算法提高了0.2dB，而与LUT-log-MAP算法相比，MIX-log-MAP算法在省去大量查表运算的同时，性能仅损失了0.1dB。将该算法应用于硬件实现，设计了各个共享计算模块，包括分支度量模块、状态度量模块和外信息模块。. 在研究BP算法高斯近似的基础上，提出了改进的TDMP 算法的高斯近似。得到了结果收敛的TDMP算法的高斯近似。利用高斯近似来分析TDMP算法的译码收敛性，为论证TDMP算法优越的性能提供了理论依据。同时提出了一种名叫DE Min Sum的LDPC码改进的最小和算法。利用密度进化理论来分别计算BP算法、最小和算法和归一化最小和算法校验节点传向变量节点消息的概率质量函数，计算出归一化因子,利用加权平均进一步改进了系统的性能