利用耗尽型CPS提高顶点探测器空间分辨精度的研究

This study aims to explore the benefits brings to the silicon pixel detector in high-energy particle detection field from the latest developed CMOS technology; propose new in-pixel signal processing circuitry to significantly improve the spatial resolution of vertex detector for large particle colliders, while maintaining other specifications (such as power consumption, detection efficiency, etc.). The proposed sensor will be based on high-impedance (>1kom-cm) epitaxial layer Towerjazz 0.18μm CMOS process, take advantages of the new DMAPS (Depleted Monolithic Active Pixel Sensor) concept and combining traditional rolling-shutter readout mode. The new in pixel structure is expected to reduce the pixel size by more than 40% (reaching 20μm × 20μm) comparing with the mainstream CMOS pixel sensor based vertex detector, which will lead its spatial resolution to around 3μm instead of 5μm. The development will contribute for the vertex detector R&D to meet future collider’s (eg. CEPC) higher requirements.

本项研究旨在探索新近CMOS工艺技术发展为高能粒子硅像素探测器带来的优势，提出新的探测器像素内信号处理电路结构，在保证现有大型粒子对撞机顶点探测器的其他性能指标（如功耗、探测效率等）的前提下，显著提升其空间分辨精度spatial resolution（即入射粒子位置的分辨精度）。研究将基于Towerjazz 0.18μm高阻外延层(>1kom-cm)CMOS工艺，利用新型DMAPS（耗尽型单片集成主动像素传感器）的概念，结合传统rolling-shutter的芯片读出方式，设计新的像素内信号处理电路结构，使目前国际上主流在运行、在研的CMOS顶点探测器像素尺寸缩小40%以上，达到20μm×20μm左右，进而使其粒子入射点位置分辨精度由约5μm提升至3μm左右，为最终研制出满足具有更高性能要求的未来高能量粒子对撞机（eg. CEPC）顶点探测器奠定基础。

为了更精确的测量希格斯粒子的性质，探索新物理的存在机理，我国高能物理学界提出了未来大型粒子对撞机方案：CEPC（Circular Electron Positron Collider)。受物理目标的驱动，CEPC对顶点探测器的位置分辨、时间分辨、探测器厚度、抗辐照水平以及功耗五个方面的综合性能提出了前所未有的要求。目前仍没有一款探测器芯片可以满足整体综合指标的要求。本项目在国际现有顶点探测器芯片技术水平上，着重研究了芯片位置分辨能力的提升。. 本研究基于Towerjazz180nm高阻(外延层>1kom-cm)CMOS四阱工艺，设计了一款像素探测器原型芯片JadePix2，包含112×96个像素单元，提出并验证了两种新的像素内信号收集和数字化电子学处理结构，在保证探测器其他方面性能的前提下，进一步压缩了像素尺寸，将当前国际同类芯片28μm×28μm左右的像素尺寸，压缩至22μm×22μm，从而使探测器位置分辨能力由5μm提升至4μm左右。除了更好的空间分辨能力，JadePix2采用百叶窗式的读出方式，在信号处理速度，噪声水平和功耗三个方面也达到了与国际同类芯片相当的水平，对应两种像素结构分别为：100ns/行，31e-和3.7μA/像素 ；80ns/行，29e-和6.5μA/像素。本研究为最终研制出全面满足CEPC顶点探测器要求的芯片奠定了基础。