面向非规则计算算法的FPGA逻辑映射优化

非规则计算问题是高计算复杂性问题中的一大类计算问题，它涉及的广泛应用领域包括计算流体力学、电路模拟、结构分析等科学计算（包括符号计算），生物信息学，图像处理，图论等等。此类计算的伴随特征复杂，访问模式不规则，对其强烈应用驱动的高性能并行算法实现需求提出了极大的挑战，这种挑战导致传统的软件优化和计算平台因为非规则算法的高复杂性和计算系统的高成本已经不能提供满意的性能。优化软件算法以提高芯片的峰值性能利用率一直是众多学者追求的目标。本项目基于新型基本逻辑单元（BLE）研究面向非规则计算算法的逻辑映射优化，即面向非规则计算算法，探索新型BLE的结构以高效地实现非规则计算算法逻辑电路，并基于现有FPGA器件开发相应的原型平台，为非规则计算的高性能电路优化提供科学依据，为设计自主知识产权新型结构的FPGA器件提供参考和指导。

非规则计算问题是高计算复杂性问题中的一大类计算问题，此类计算的伴随特征复杂、访问模式不规则，因此对其强烈应用驱动的高性能并行算法实现需求提出了极大的挑战，这种挑战导致传统的软件优化和计算平台因为非规则算法的高复杂性和计算系统的高成本已经不能提供满意的性能。本项目基于FPGA的细粒度结构——基本逻辑单元（BLE）研究面向非规则计算算法的逻辑映射优化。具体来说面向非规则计算算法，探索了若干相关具体应用的特征，主要包括Robust header compression (ROHC)应用中的CRC校验、量子级联激光器的等效电路模型、物联网中的数据特征等，在此基础上，给出了稀疏矩阵各种数据存储格式条件下的存储效率，研究发现：1）非规则计算和应用紧密相关；2）非规则计算的复杂度和数据存储格式密切相关。还进一步地探索并测试了实际网络音频系统中的数据特征。基于获取的这些特征和行为，设计了椭圆曲线加密算法（ECC）二进制域和素域的点乘加密系统之硬件加速体系和电路，基于此加速电路，设计了一款版权加密系统。此外，探索了三种新型BLE 的结构用以高效地实现非规则计算算法逻辑电路，提出了相应的映射算法，并将算法推进到考虑布局布线以及当代FPGA的结构利用方面。研究明确指出，在流水线深度低于7的情况下，为了保证获得非规则计算的计算吞吐率，流水线深度的提高是一种有效的途径，功耗随流水线深度的变化则较小。研究建议自主知识产权FPGA的设计如果要面向非规则计算，则除了考虑功耗因素与LUT输入数目的大小之外，应该考虑方便于流水线结构的实现，以满足非规则计算中伴随高复杂计算性的高吞吐率需求。