深亚微米超高速集成电路时钟网优化布线算法研究

本课题研究和开发的深亚微米超高速时钟线网的布线系统原型，着重先进性和今后应用性的结合，即面向将来深亚微米工艺的集成电路系统速度不断提高及规模不断扩大的需要，又立足解决当前性能驱动布图设计实际面临的新问题：1研究和开发了更加高效精确的布线延迟模型；2系统化的研究和设计了时钟线网的拓扑生成及实体嵌入， Buffer布局优化等先进算法；通过国际标准的benchmark测试表明，这些算法具有良好的性能指标；3目前该系统已经作为一个特殊线网布线子系统，已成功地嵌入由国家“九五”攻关项目资助的“性能驱动的布图设计系统”中。