深亚微米集成电路的布图方法研究

针对亚微米和深亚微米百万门级VLSI的四层或四层以上布线层的布图方法的需求，完成了相应的算法研究及开发了软件原型，包括百万门级电路的布局、标准单元布局的后优化、时延驱动的布局、适用于总体布线的底面崎岖的整平面布线、时延驱动的能处理浮动端点的斯坦纳树生成、四层或四层以上布线层的区域布线、布图中最大功耗和平均功耗估算等。研究成果已为国家“九·五”重点科技攻关项目的国产VLSI设计系统PANDA2000的部分工具的开发提供了很好的理论和软件后援，并将部分成果应用于工业界的CAD产品中，根据研究成果，已经在国内外权威或核心刊物以及学术会议上发表了论文13篇，即将发表论文7篇。博士/硕士学位论文5篇。