数字ASIC行波流水线设计方法学研究

对于行波流水技术基础进一步加深了理论研究，深入研究了流水线系统最大速率的求解技术。针对所提出的PL求解法，设计实现了专门求解程序PIPE-PL。针对FPGA的设计建立了一般延时模型下延时最小化工艺映射的理论，设计实现了FPGA布局布线实现延时平衡算法。针对ASIC设计，提出了层次化延时平衡算法，设计实现了一个自动化延时平衡与电路重构工具VERY，该算法针对32位浮点乘法部件进行了设计优化，实验结果获得了约2.5倍加速比。针对深亚微米CMOS全定制IC设计，提出了采用互连线延时补偿实现行波流水的算法，采用AWE延时计算理论，设计实现了互连线延时的精确求解算法。还研究了DEC微处理器使用行波流水线等应用技术。