多核全系统模拟器的加速技术研究

多核已成为处理器设计的主流和体系结构研究的热点。在多核研究中一方面希望使用真实应用（如ORACLE）作为测试程序，以发现这些应用所面临的性能瓶颈。另一方面也希望有效发现应用程序、系统软件和底层结构的相互作用和影响。因此，作为多核研究基础的多核模拟器在其设计中通常包含操作系统以实现全系统模拟。然而这种设计不仅使模拟器的速度问题进一步恶化从而无法运行真实应用，也使传统单核模拟器加速技术对多核模拟器失去效力。.本课题将对影响模拟器速度的三个主要因素（测试程序、功能模拟和时序模拟）进行深入分析，并结合目前多核硬件平台提供的计算资源，开展多核全系统模拟器加速技术研究，从而使使用真实应用作为测试程序成为可能。研究内容包括面向测试程序的动态采样算法，面向功能模拟的并行动态二进制翻译算法和面向时序模拟的多粒度并行划分算法。研究成果对提升多核模拟器运行速度，加速多核设计和相关研究的进程将具有普遍的适用意义。

随着微处理器结构越来越复杂,开发费用越来越昂贵,如何验证设计的有效性,对提高设计的 效率和成功率起着至关重要的作用。软件模拟器是一种模拟处理器硬件行为的工具软件。模拟器通过软件模拟处理器的硬件行为,这种方式不仅可以节约成本,也具有灵活和可扩展性强等特性。因此,模拟器作为一种至关重要的手段,已广泛应用于处理器设计和体系结构研究的方方面面。.然而由于通过软件模拟硬件行为,导致模拟器的运行速度十分缓慢,这种情况也严重制约了基于模拟器开展的处理器设计和体系结构研究的进程。而随着多核乃至众核的普及，一方面需要模拟更多的核，另一方面为了保证并行测试程序的调度，需要全系统模拟。这些情况使模拟器面临的速度问题进一步突出。.针对模拟器面临的这些性能挑战，我们首先分析了目前多核全系统模拟器面临的主要性能瓶颈。并在此基础上展开了模拟器加速技术的研究，提出了多项能够显著提高模拟器性能的加速技术。主要包括面向全系统功能模拟器的并行化技术、面向输入测试集合的多层次周期采样技术和面向多核全系统模拟器的松耦合设计。这些技术可以有效提高模拟器的运行速度，最高相比于已有技术可以获得14X的性能提升。