基于忆阻器面向IoT终端SOC的可重构存储计算研究

The rapid development of Internet of Things (IoT) has brought a dramatic increase in the number of endpoint nodes, and information security and low power have become the main application requirements of endpoint nodes. Supporting a variety of encryption algorithms can enhance information security, but traditional software or ASICs implementations can lead to excessive power or area costs. Memory computing can effectively reduce power consumption because it does not require frequent data transfer on the bus. However, the present memory computing circuit is mainly based on SRAM cell, the logic density and static power consumption still need improvement. At the algorithm level, memory computing needs to be further studied for supporting the reconfiguration of different encryption algorithms. The high density nonvolatile storage and computing ability of the memristor makes it a good candidate for memory computing to replace SRAM for memory computing. Targeted at the application needs of IoT endpoint nodes, this project will study the circuit realization of memristor-based memory computing, the optimization of memory computing for encryption algorithms, and the architectural strategy of endpoint-node SOC, so as to obtain complete and practical on-chip low power reconfigurable memory computing technology with information security. This project will provide technical support for the development of China's IoT endpoint-node SOC.

物联网（IoT）的快速发展带来终端数量的剧增。IoT终端主要的应用诉求是信息安全和低功耗。支持多种加密算法能够增强IoT终端的信息安全性能，但在实现上传统软件或ASICs方式会导致功耗或面积代价过大。存储计算得益于在运算过程中数据无需通过总线频繁搬运，可以有效降低功耗。但是，目前存储计算电路主要基于SRAM实现，在逻辑密度和静态功耗方面还有待改善；在算法层面，采用存储计算实现多种加密算法可重构也有待进一步研究。忆阻器的高密度、非易失存储和计算能力使其成为代替SRAM实现存储计算的优秀候选。本项目以IoT终端的应用诉求为背景，从忆阻存储计算电路、存储计算对加密算法的优化以及终端SOC架构等三个方面协同研究，获取比较完整且具有实用价值的片上低功耗、信息安全可重构存储计算技术，给我国IoT终端SOC的发展提供技术支撑。

本项目针对IoT终端SOC应用研究基于忆阻器的可重构存储计算技术，经过四年的实施，基本按照预定的计划执行，完成了相应的研究内容，主要包括：在区块链应用场合能够实现哈希算法加速的存内计算技术；在人工智能算法加速中可以实现不同计算范式的存内计算技术；针对多层感知机的低面积开销、高能效存内计算加速器；基于忆阻器的针对IoT终端的安全需求的PUF单元及电路技术。针对各项研究内容，本项目主要完成：1)提出一种带基于忆阻器的存内计算（IMC）引擎的RISC-V处理器，可用于物联网应用中的区块链技术的计算：利用RISC-V指令集的可扩展性，针对Keccak哈希算法设计了适用于IMC的相应指令；基于物联网应用的开源核心Hummingbird E200开发了一款带有忆阻器IMC的RISC-V处理器，并设计了相应的编译策略和数据分配方法。2)提出一种基于电压分压的ReRAM存内计算单元用于加速记忆增强神经网络(MANN)的硬件实现。宏电路采用相同的存内计算单元，通过更改输入的编码方式，该电路可以实现乘累加计算和相似度比较两种不同的计算范式。两种计算范式可以相互协调，分别完成MANN算法中的特征提取和特征比较两个不同的操作。3)提出了一种针对多层感知机，基于存内计算实现的低面积开销、高能效数模混合计算神经网络加速器。采用高密度2D2R单元实现神经网络权值的存储与权值扩展；通过设计非线性补偿输入电路和逐次逼近型采样输出电路实现了加速器的接口电路，降低了数据转换操作带来的性能开销；此外，研究通过预先分析权重阵列中训练权值分布，利用接口电路配置位灵活选取阵列中并行计算MAC操作的计算量。4)提出了一种在28nm逻辑制程中实现密集可靠密钥生成的2T2R RRAM PUF方案和辅助电路技术。