嵌入式存储器容错设计关键技术研究

Embedded memory is a key component of IC.??As its density and complexity have risen sharply, it is more prone to fault, and seriously affects the yield and reliability of the chip. To solve above problem, this program will take multi-level and multi-angle research on fault-tolerant design for embedded memory.Through the optimization of mainstream March algorithm and the fusion of hash, CAM-based BISR and ECC-based BISR technology, the program will proposes a high coverage, low overhead BISR method to improve the yield of memory.For aging and soft-error, the program will study unified detection algorithm; design anti-aging and soft-error memory key components using evolvable hardware technology. Finally, the program will study rapid convergence algorithm for memory fault-tolerant evolution design. Our propsed approach introduces novel mutation operators to genetic algorithm,merges particle swarm algorithm, neural network algorithm and genetic algorithm to reduce search space of evolution algorithm and accelerate the convergence of evolution.

嵌入式存储器是集成电路的重要基础部件。随着密度和复杂度的急剧上升，其发生故障的概率大大增加，严重影响了芯片的成品率和可靠性。针对上述问题，本项目针对存储器的容错设计开展多层次，多角度的研究工作。?通过对主流March自测试算法的优化改进，?融合散列技术与基于CAM、地址分割和纠错码的自修复技术，研究高覆盖率低开销的BISR技术，提高存储器的成品率。针对老化和软错误，研究统一的检测算法；采用进化硬件方法研究存储器关键部件的抗老化容软错设计，提高存储器的可靠性。研究存储器容错设计的快速进化理论，通过在遗传算法中引入新的变异算子，在进化硬件设计中融合粒子群算法和神经网络算法，减少进化计算的搜索空间，克服进化硬件的收敛性问题。

SRAM存储器是集成电路的基础部件之一，随着密度和复杂度的急剧上升，其故障发生的概率也大大增加，直接影响到芯片的成品率和可靠性。因此，开展SRAM存储器的容错设计，提高SRAM的可靠性和良率具有重要意义。本项目针对影响SRAM可靠性和良率的重要电路部件展开了多角度的容错设计研究工作。首先开展SRAM內建自检测电路算法的研究，提出一种基于March算法的优化故障检测算法，提高了对当前高密度SRAM易发的耦合性错误的检测能力；研究SRAM抗工艺偏差的电路结构，提出了多种复制位线技术有效的提高了SRAM时序产生电路的工艺鲁棒性，特别是一种基于流水线的复制位线技术，不仅有效的提高了SRAM工艺偏差容忍能力，同时还可以降低电源电压节省功耗；针对航空航天领域的高可靠性需求，课题组开展了集成电路辐射加固设计的研究，提出了一种双输出的反相器链电路结构。相对于传统的源隔离辐射加固技术，该电路结构可以在离子轰击PMOS时，确保被轰击结点保持稳定的输出；针对SRAM Cell的辐射加固，提出了一种基于Quatro-10T的新型SRAM CELL，它通过PMOS堆叠改变Quatro-10T内部拓扑结构，实现了优异的抗SEU能力，此外，为改进RHD-12T辐射加固SRAM单元的功耗和写速度，提出了一种新的RSP-14T SRAM Cell，在保证了较好的SEU和SEMNUs免疫力的基础上，相对于RHD-12T，写速度提高了65%，功耗则降低了50%。课题组探讨了非传统6管结构的SRAM容错设计，提出了一种新型的12T SRAM存储单元，该单元改善了RNM和WM，同时消除了half select问题。鉴于新型RRAM存储器的良好特性，课题组提出了一种利用7T1R的非易失性混合存储单元结构，该单元可以在有效降低功耗的同时，分别提高SRAM的read margin和write margin达23%和73%之多。.上述研究成果对改善SRAM存储器的容错能力，提高芯片良率和可靠性具有一定的实用价值，而课题组对非易失性混合存储器的研究则为下一代新型存储器的研究具有参考价值。