高K栅介质/III-V族半导体界面的原位调控及性能研究

随着集成电路中的晶体管尺寸缩小到32nm节点以下，有关小尺寸器件技术的探索愈发迫切。采用高电子迁移率的III-V族半导体材料取代硅来做nMOSFET沟道层是当前微电子领域的研究热点之一。然而，以III-V族半导体为沟道的nMOSFET，缺乏热稳定的、低界面缺陷的栅介质层一直是其致命的缺点。本项目拟对原子层淀积(ALD)的高介电常数(高K)栅介质与III-V族半导体界面进行钝化处理，并用原位测试技术分析界面钝化的内在机制，以提高界面特性。主要包括：(1)III-V族半导体表面钝化及ALD制备高K栅介质后的界面微结构和组分的原位调控；(2)生长低界面缺陷的高K栅介质的工艺优化；(3)快速热退火条件对界面组成、结构等的影响。结合界面层调控与器件特性之间的关系，分析漏电机制，筛选出有效的钝化方法、高K栅介质和快速热退火条件，为制备高性能的III-V族MOSFET器件提拱实验和理论依据。

随着集成电路中的晶体管尺寸缩小到32nm节点以下，有关小尺寸器件技术的探索愈发迫切。采用高电子迁移率的III-V族半导体材料取代硅来做nMOSFET沟道层是当前微电子领域的研究热点之一。然而，以III-V族半导体为沟道的nMOSFET，缺乏热稳定的、低界面缺陷的栅介质层一直是其致命的缺点。项目开展了对原子层淀积(ALD)多种高介电常数(高k)栅介质与III-V族半导体界面进行钝化处理，并利用XPS、TEM等测试技术手段，分析界面钝化的内在机制，提高界面特性。主要包括：(1) 新型高k介质HfAlO、HfSiO4和AlTiO等薄膜的ALD生长工艺及其界面、电学性能控制；(2) 研究了HfAlO/InP界面性能调控及能带结构表征，以及同晶向InP表面对InP nMOSFETs器件特性的影响；(3) 自主开发搭建了一套适用于MOSFET器件测量的扩展快速Id-Vg测试系统。结合界面层调控与器件特性之间的关系，分析漏电机制，为下一步制备高性能的III-V族MOSFET器件提拱了实验和理论依据。 .项目执行期间：研究工作基本按照研究计划进行，没有做很大的调整。在项目执行的后期，还开展了ALD生长高k介质与半导体Ge衬底之间的界面性能调控等工作。是开展新型高迁移率沟道晶体管研究工作的有益补充。这对推动后续III-V半导体、Ge半导体混合集成的新型CMOS器件有很大的指导意义。.项目执行期间，发表项目标注的SCI论文共计16篇，其中项目负责人作为通讯联系人的文章共计15篇，影响因子2.0以上的为11篇，包括2篇Applied Physics Letters、1篇IEEE Electron Device Letters文章。