超薄高k栅介质/新型窄带隙半导体MOS器件的界面调控与电学性能研究

III-V compounds have great potential for the 14 nm generation of CMOS technology and beyond due to their high carrier mobility and drift velocity. However, surface roughness and density of trap state of these high mobility channel materials (such as InAs, InSb) are always high due to the poor native oxide quality, which leads to severe surface scattering and Fermi pinning as well as degrades the mobility. The development of good quality high k gate oxide as well as high k/III-V interfaces is prerequisite to realize high performance working devices. In our proposal, we will focus on how to achieve high interface quality of high-k/III-V narrow bandgap semiconductors. This will include: exploration of thermal dynamically stable high k dielectric material by the study of semiconductor interface trap mechanism and surface state passivation. Understand the impact of passivation layer on the gate dielectric from nanostructure point of view. Study on the mechanism of interface quality improvement and electrical property by interface passivation and propose novel controllable interface passivation methods. By taking into account of the interface and electrical properties of high k/InSb, InSb structures together, we need to achieve the high performance devices with an equivalent oxide thickness of 0.5-1 nm and low density of trap density (Dit< 2×1011cm-2eV-1) as well as shed light on their dependence on the processes.

采用高迁移率III-V族半导体材料作为沟道材料研制14 nm技术节点以下的CMOS 器件，已成为当前微电子领域的前沿与热点。然而，这些高迁移率材料（InSb，InAs等）通常具有比较大的表面粗糙度和严重的界面态，造成界面散射以及费米能级钉钆，严重破坏了本征高迁移率的优势，因此，界面工程是高迁移率器件技术中亟需解决的问题。在本项目中，将以获得高质量的超薄栅介质/新型窄带隙半导体MOS器件为目标。具体包括：通过研究化合物半导体表面态及钝化机理，探索热力学稳定的高k栅介质材料，从微结构角度，揭示钝化层对栅介质性能的影响规律，提出界面钝化层改进界面质量和电学性能的作用机制，探索新型表面钝化界面控制技术。在界面表征和器件测试的综合考虑下，最终实现等效氧化物厚度EOT为0.5-1 nm，界面态密度Dit小于2×1011cm-2eV-1的原型器件以及相关工艺对性能的作用机制。

采用低维半导体材料作为沟道材料研制7&nbsp;nm技术节点以下的CMOS&nbsp;器件，已成为当前微电子领域的前沿与热点。然而，这些新颖的半导体材料的界面态和接触电阻都很大，严重破坏了本征高迁移率的优势，因此，接触工程和界面工程是新器件技术中亟需解决的问题。在本项目中，通过使用二氯乙烷对二硫化钼进行掺杂，有效地减小了接触电阻，使电流明显增大，从而提高了器件的性能。对于沟长为100 nm 的MoS2/SiO2/Si器件，在20K时其沟道电流达到800 μA/μm。同时，我们第一次观察到了负阻现象。利用脉冲IV的方法，我们对其机理进行了研究，发现这主要是由于自加热效应导致的（栅介质SiO2的热导率很低）。最后,通过表征不同温度下的低频噪声，我们分析了其噪声机理，并且发现在300 K和频率为10 Hz时，其噪声水平最低达到2.8×10-10 μm2 Hz-1 , 比文献中报道的小一个数量级。背栅电压可以有效调节顶栅器件费米能级的移动，有效地减小顶栅器件的接触电阻和低频噪声。背栅电压为20 V时，1微米沟长的器件的最大驱动电流为588 μA/μm，低频噪声降低了5倍，接触电阻减小了两倍。同时，在1微米沟长的顶栅器件中，我们观测到了负阻现象，这主要是由于声子散射造成的，使用高介电Al2O3/HfO2 栅介质有效地减小了负阻现象。该结果对硫化钼的进一步开发和应用具有重要的理论和实际意义。在制造超小型晶体管、发光二极管、未来芯片、高效柔性太阳能电池、纳米电子产品、高性能数字微处理器、柔性计算机或手机等方面具有很广阔的前景，将对能源等领域的发展产生极大的推进作用。