由被测电路自已产生测试向量的内建自测试技术研究

内建自测试和扫描设计是两种常用的可测性设计方法。尽管基于线性反馈移位寄存器的内建自测试技术还在继续发展，但测试向量太长仍然是它的主要缺点。扫描设计在方便时序电路测试的同时又带来了一系列其它问题，如测试应用时间长、难以实现全速测试和测试功耗大等。本申请提出一种由被测电路自己产生测试向量的内建自测试方法，试图克服目前主流可测性设计技术中所存在的这些问题，大幅度提高可测性设计的技术性能。该方法将被测电路本身视为一种可利用的资源，而不仅仅是被测试的对象。通过将被测电路中的一些节点"反馈"到被测电路的输入或者连接到可测性设计所附加的额外电路，该方法可以减少面积开销、缩短测试应用时间、实现全速测试等。它既可以单独用来设计测试向量产生器、测试向量解压缩器等，又因为与现行主流技术和标准兼容，可以与这些技术一起工作并克服它们的一些严重缺点。该方法研究成功有望将数字电路可测性设计提高到一个崭新的水平。