本项目主要研究低功耗内建自测试结构并针对相应的结构研究其测试算法,并研究在集成电路设计流程中实现低功耗可测试性设计的算法。通过上述研究,能有效降低集成电路的测试功耗,从而提高集成电路的可靠性,降低其封装成本,缩短集成电路的低功耗可测试性时间。
{{i.achievement_title}}
数据更新时间:2023-05-31
玉米叶向值的全基因组关联分析
监管的非对称性、盈余管理模式选择与证监会执法效率?
硬件木马:关键问题研究进展及新动向
宁南山区植被恢复模式对土壤主要酶活性、微生物多样性及土壤养分的影响
针灸治疗胃食管反流病的研究进展
软件可测性设计新概念研究-软件内建自治测试
SOC的层次式内建自测试方法研究
由被测电路自已产生测试向量的内建自测试技术研究
基于多目标进化算法的内建自测试(BIST)优化设计技术研究